內容簡介
《數字積體電路設計與技術》是國內第一本全面、系統介紹當今數字積體電路設計技術的專門教材。作者結合自身多年理論研究和豐富的實踐經驗與教學經驗，詳細介紹了數字積體電路從RTL設計到邏輯綜合生成門級網表所涉及的多方面重要工作，包括基於模組和層次化的RTL設計方法學、Verilog和VHDL的建模和邏輯設計、低功耗數字電路設計、邏輯電路的設計與驗證、邏輯綜合方法、可測試性設計等。《數字積體電路設計與技術》不僅涵蓋了掌握數字RTL編碼的基本技術和邏輯電路設計所需的重要知識，而且充分結合當前套用廣泛的FPGA設計與驗證、硬體仿真系統的原理與運行等問題進行深入討論。《數字積體電路設計與技術》基本概念的講授通俗易懂，相關內容、配套習題和實驗都與實際工程緊密聯繫，以使讀者打下堅實的工程實踐基礎。
《數字積體電路設計與技術》可作為“積體電路設計專業”方向工程碩士研究生教材，也可作為與積體電路設計相關的碩士研究生和高年級本科生的教材，並可供相關領域工程師參考。
圖書目錄
叢書序
前言
第l章 數字積體電路的歷史與現狀
1.1 數字積體電路的歷史與現狀
1. 2 現代數字設計方法的發展
1.3 數字積體電路前端設計語言及後端設計軟體(EDA)
1.4數字IC的幾種設計模式
1.5 數字1C設計面臨的挑戰
1.6 習題
參考文獻
第2 章數字IC設計方法學
2.1 數字IC設計流程
2.2 層次化設計和模組劃分
2.3 晶片封裝和散熱
2.4 CMOS工藝選擇
2.5 習題
參考文獻
第3章 Verilog／VHDI。硬體描述語言
3.1 HD的歷史和優勢
3.2 Verilog數據類型與設計結構
3.3 基本建模方法
3.4 路徑延時模型
3.5 邏輯行為建模
3.6 任務與函式
3.7 習題
參考文獻
第4章 HD邏輯設計
4.1 基本組合電路設計
4.2 基本時序電路設計
4.3 設計同步狀態機
4.4 SRAM的設計
4.5 複雜數字邏輯設計
4.6 設計示例：UART
4.7 可綜合的Verilog RTL設計
4.8 代碼書寫風格
4.9 習題
參考文獻
第5章 低功耗數字電路
5.1 數字電路介紹
5.2 低功耗設計技術
5.3 絕熱邏輯電路
5.4 學習示例
5.5 習題
參考文獻
第6章 邏輯電路的設計驗證
6.1 驗證概述
6.2 驗證平台編碼風格
6.3 驗證平台模組設計
6.4 驗證平台結構設計
6.5 斷言
6.6 驗證質量評估
6.7 習題
參考文獻
第7章 邏輯綜合
7.1 邏輯綜合概述
7.2 邏輯綜合中的基本概念
7.3 邏輯綜合的步驟
7.4 綜合腳本實例
7.5 現代先進綜合技術
7.6 習題
參考文獻
第8章 可測試性設計
8.1 DFT挑戰和設計方法
8.2 JTAG邊界掃描
8.3 邏輯內建自測試
8.4 存儲器內建自測試
8.5 自動測試模式生成
8.6 存儲器電路內建自測試
8.7 習題
參考文獻
第9章 FPGA設計與晶片驗證
9.1 FPGA的基礎知識
9.2 FPGA的基本結構
9.3 FPGA的設計流程
9.4 FPGA的開發工具
9.5 FPGA的同步設計原則
9.6 FPGA的設計最佳化技巧
9.7 FPGA設計實踐
參考文獻
第10章 基於硬體仿真系統的IC功能驗證
10.1 硬體仿真器的起源
10.2 硬體仿真器和硬體仿真系統的定義
10.3 硬體仿真系統的實現原理
10.4 硬體仿真器系統，驗證平台和運行方式
10.5 硬體仿真系統的編譯
10.6 硬體仿真系統的運行控制和查錯手段
10.7 套用實例分析
10.8 總結
10.9 習題
參考文獻
