adc[模數轉換器]

ADC，Analog-to-Digital Converter的縮寫，指模/數轉換器或者模數轉換器 。是指將連續變化的模擬信號轉換為離散的數位訊號的器件。真實世界的模擬信號，例如溫度、壓力、聲音或者圖像等，需要轉換成更容易儲存、處理和發射的數字形式。模/數轉換器可以實現這個功能，在各種不同的產品中都可以找到它的身影。 與之相對應的DAC，Digital-to-Analog Converter，它是ADC模數轉換的逆向過程。 ADC最早用於對無線信號向數位訊號轉換。如電視信號，長短播電台發接收等。

簡介

典型的模擬數字轉換器將模擬信號轉換為表示一定比例電壓值的數位訊號。然而，有一些模擬數字轉換器並非純的電子設備，例如旋轉編碼器，也可以被視為模擬數字轉換器。

數位訊號輸出可能會使用不同的編碼結構。通常會使用二進制二補數（也稱作“補碼”）進行表示，但也有其他情況，例如有的設備使用格雷碼（一種循環碼）。

採樣率

模擬信號在時域上是連續的，因此可以將它轉換為時間上連續的一系列數位訊號。這樣就要求定義一個參數來表示新的數位訊號採樣自模擬信號速率。這個速率稱為轉換器的採樣率（sampling rate）或採樣頻率（sampling frequency）。

可以採集連續變化、頻寬受限的信號（即每隔一時間測量並存儲一個信號值），然後可以通過插值將轉換後的離散信號還原為原始信號。這一過程的精確度受量化誤差的限制。然而，僅當採樣率比信號頻率的兩倍還高的情況下才可能達到對原始信號的忠實還原，這一規律在採樣定理有所體現。

由於實際使用的模擬數字轉換器不能進行完全實時的轉換，所以對輸入信號進行一次轉換的過程中必須通過一些外加方法使之保持恆定。常用的有採樣-保持電路，在大多數的情況里，通過使用一個電容器可以存儲輸入的模擬電壓，並通過開關或門電路來閉合、斷開這個電容和輸入信號的連線。許多模擬數字轉換積體電路在內部就已經包含了這樣的採樣-保持子系統。

混疊

所有的模擬數字轉換器以每隔一定時間進行採樣的形式進行工作。因此，它們的輸出信號只是對輸入信號行為的不完全描述。在某一次採樣和下一次採樣之間的時間段，僅僅根據輸出信號，是無法得知輸入信號的形式的。如果輸入信號以比採樣率低的速率變化，那么可以假定這兩次採樣之間的信號介於這兩次採樣得到的信號值。然而，如果輸入信號改變過快，則這樣的假設是錯誤的。

如果模擬數字轉換器產生的信號在系統的後期，通過數字模擬轉換器（digital to analog converter, DAC），則輸出信號可以忠實地反映原始信號。如經過輸入信號的變化率比採樣率大得多，則是另一種情況，模擬數字轉換器輸出的這種“假”信號被稱作“混疊”。混疊信號的頻率為信號頻率和採樣率的差。例如，一個2千赫茲的正弦曲線信號在採樣率在1.5千赫茲採樣率的轉換後，會被重建為500赫茲的正弦曲線信號。這樣的問題被稱作“混疊”。

為了避免混疊現象，模擬數字轉換器的輸入信號必須通過低通濾波器進行濾波處理，過濾掉頻率高於採樣率一半的信號。這樣的濾波器也被稱作反鋸齒濾波器。它在實用的模擬數字轉換系統中十分重要，常在混有高頻信號的模擬信號的轉換過程中套用。

儘管在大多數系統里，混疊是不希望看到的現象，值得注意的是，它可以提供限制頻寬高頻信號的同步向下混合（simultaneous down-mixing ，請參見採樣過疏和混頻器）。

速度和精度

模擬數字轉換器的速度根據其種類有較大的差異。威爾金森模擬數字轉換器受到其時鐘率的限制。頻率超過300兆赫茲已經成為可能。轉換所需的時間直接與通道的數量成比例。對於一個逐次逼近（successive-approximation）模擬數字轉換器，其轉換時間與通道數量的對數成比例。這樣，大量通道可以使逐次逼近轉換器比威爾金森轉換器快。然而，威爾金斯轉換器小號的時間是數字的，而逐次逼近轉換器是模擬的。由於模擬的自身就比數字的更慢，當通道數量增加，所需的時間也增加。這樣，其在工作時具有相互競爭的過程。Flash模擬數字轉換器是這三種裡面最快的一種，轉換基本是以一個單獨平行的過程。對於一個8位單元，轉換可以在十幾個納秒的時間內完成。

人們期望在速度和精確度之間達到一個最佳平衡。Flash模擬數字轉換器具有與比較器水平的漂移和不確定性，這將導致通道寬度的不均一性。結果是Flash模擬數字轉換器的線性不佳。對於逐次逼近模擬數字轉換器，糟糕的線性也很明顯，不過這還是比Flash模擬數字轉換器好一點。這裡，非線性是源於減法過程的誤差積累。在這一點上，威爾金森轉換器是表現最好的。它們擁有最好的微分非線性。其他種類的轉換器則要求通道平滑，以達到像威爾金森轉換器的水平。

數字輸出選擇

1.高端儀表促進了更快的 ADC速度和更多的通道數與密度，設計者必須評估 轉換器的輸出格式，以及基本的轉換性能。

2.主要的輸出選項是 CMOS(互補金屬氧化物半導體)、LVDS(低壓差分信令)，以及CML(電流模式邏輯)。

3.要考慮的問題包括：功耗、瞬變、數據與時鐘的變形，以及對噪聲的抑制能力。

4.對於布局的考慮也是轉換輸出選擇中的一個方面，尤其當採用LVDS技術時。

當設計者有多種ADC選擇時，他們必須考慮採用哪種類型的數字數據輸出：CMOS(互補金屬氧化物半導體)、LVDS(低壓差分信令)，還是CML(電流模式邏輯)。ADC中所採用的每種數字輸出類型都各有優缺點，設計者應結合自己的套用來考慮。這些因素取決於ADC的採樣速率與解析度、輸出數據速率，以及系統設計的功率要求，等等。