從目前的角度來看MOSFET的命名，事實上會讓人得到錯誤的印象。因為MOSFET里代表“metal”的第一個字母M，在當下大部分同類的組件里是不存在的。早期MOSFET的柵極（gate electrode）使用金屬作為其材料，但隨著半導體技術的進步，現代的MOSFET柵極早已用多晶矽取代了金屬。
MOSFET在概念上屬於“絕緣柵極場效應電晶體”（insulated-Gate Field Effect Transistor, IGFET）。而IGFET的柵極絕緣層，有可能是其他物質，而非MOSFET使用的氧化層。有些人在提到擁有多晶矽柵極的場效應電晶體組件時比較喜歡用IGFET，但是這些IGFET多半指的是MOSFET。
MOSFET里的氧化層位於其通道上方，依照其操作電壓的不同，這層氧化物的厚度僅有數十至數百埃（Å）不等，通常材料是二氧化矽（silicon dioxide, SiO2），不過有些新的高級製程已經可以使用如氮氧化矽（silicon oxynitride, SiON）做為氧化層之用。
今日半導體組件的材料通常以矽（silicon）為首選，但是也有些半導體公司發展出使用其他半導體材料的製程，當中最著名的例如IBM使用矽與鍺（germanium）的混合物所發展的矽鍺製程（silicon-germanium process, SiGe process）。而可惜的是很多擁有良好電性的半導體材料，如砷化鎵（gallium arsenide, GaAs），因為無法在表面長出品質夠好的氧化層，所以無法用來製造MOSFET組件。
當一個夠大的電位差施於MOSFET的柵極與源極（source）之間時，電場會在氧化層下方的半導體表面形成感應電荷，而這時所謂的“反轉通道”（inversion channel）就會形成。通道的極性與其漏極（drain）與源極相同，假設漏極和源極是n-type，那么通道也會是n-type。通道形成後，MOSFET即可讓電流通過，而依據施於柵極的電壓值不同，可由MOSFET的通道流過的電流大小亦會受其控制而改變。
電路符號
常用於MOSFET的電路符號有多種形式，最常見的設計是以一條垂直線代表通道（Channal），兩條和通道平行的接線代表源極（Source）與漏極（Drain），左方和通道垂直的接線代表柵極（Gate），如下圖所示。有時也會將代表通道的直線以虛線代替，以區分增強型MOSFET（enhancement mode MOSFET）或是耗盡型MOSFET（depletion mode MOSFET）。由於積體電路晶片上的MOSFET為四端組件，所以除了源極（S）、漏極（D）、柵極（G）外，尚有一基極（Bulk或是Body）。MOSFET電路符號中，從通道往右延伸的箭號方向則可表示此組件為n-type或是p-type的MOSFET。箭頭方向永遠從P端指向N端，所以箭頭從通道指向基極端的為p-type的MOSFET，或簡稱PMOS（代表此組件的通道為p-type）；反之若箭頭從基極指向通道，則代表基極為p-type，而通道為n-type，此組件為n-type的MOSFET，簡稱NMOS。在一般分散式MOSFET組件（discrete device）中，通常把基極和源極接在一起，故分散式MOSFET通常為三端組件。而在積體電路中的MOSFET通常因為使用同一個基極（common bulk），所以不標示出基極的極性，而在PMOS的柵極端多加一個圓圈以示區別。
MOSFET的操作原理
MOSFET的核心：金屬—氧化層—半導體電容
金屬—氧化層—半導體結構MOSFET在結構上以一個金屬—氧化層—半導體的電容為核心（如前所述，今日的MOSFET多半以多晶矽取代金屬作為其柵極材料），氧化層的材料多半是二氧化矽，其下是作為基極的矽，而其上則是作為柵極的多晶矽。這樣子的結構正好等於一個電容器（capacitor），氧化層扮演電容器中介電質（dielectric material）的角色，而電容值由氧化層的厚度與二氧化矽的介電常數（dielectric constant）來決定。柵極多晶矽與基極的矽則成為MOS電容的兩個端點。當一個電壓施加在MOS電容的兩端時，半導體的電荷分布也會跟著改變。考慮一個p-type的半導體（電洞濃度為NA）形成的MOS電容，當一個正的電壓VGB施加在柵極與基極端（如圖）時，電洞的濃度會減少，電子的濃度會增加。當VGB夠強時，接近柵極端的電子濃度會超過電洞。這個在p-type半導體中，電子濃度（帶負電荷）超過電洞（帶正電荷）濃度的區域，便是所謂的反轉層（inversion layer）。
MOS電容的特性決定了MOSFET的操作特性，但是一個完整的MOSFET結構還需要一個提供多數載子（majority carrier）的源極以及接受這些多數載子的漏極。
MOSFET的結構
如前所述，MOSFET的核心是位於中央的MOS電容，而左右兩側則是它的源極與漏極。源極與漏極的特性必須同為n-type（即NMOS）或是同為p-type（即PMOS）。左圖NMOS的源極與漏極上標示的“N+”代表著兩個意義：(1)N代表摻雜（doped）在源極與漏極區域的雜質極性為N；（2）“+”代表這個區域為高摻雜濃度區域（heavily doped region），也就是此區的電子濃度遠高於其他區域。在源極與漏極之間被一個極性相反的區域隔開，也就是所謂的基極（或稱基體）區域。如果是NMOS，那么其基體區的摻雜就是p-type。反之對PMOS而言，基體應該是n-type，而源極與漏極則為p-type（而且是重摻雜的P+）。基體的摻雜濃度不需要如源極或漏極那么高，故在左圖中沒有“+”。對這個NMOS而言，真正用來作為通道、讓載子通過的只有MOS電容正下方半導體的表面區域。當一個正電壓施加在柵極上，帶負電的電子就會被吸引至表面，形成通道，讓n-type半導體的多數載子—電子可以從源極流向漏極。如果這個電壓被移除，或是放上一個負電壓，那么通道就無法形成，載子也無法在源極與漏極之間流動。
假設操作的對象換成PMOS，那么源極與漏極為p-type、基體則是n-type。在PMOS的柵極上施加負電壓，則半導體上的電洞會被吸引到表面形成通道，半導體的多數載子—電洞則可以從源極流向漏極。假設這個負電壓被移除，或是加上正電壓，那么通道無法形成，一樣無法讓載子在源極和漏極間流動。
特別要說明的是，源極在MOSFET里的意思是“提供多數載子的來源”。對NMOS而言，多數載子是電子；對PMOS而言，多數載子是電洞。相對的，漏極就是接受多數載子的端點。
MOSFET的操作模式
NMOS的漏極電流與漏極電壓之間在不同VGS − Vth的關係
MOSFET線上性區操作的截面圖
MOSFET在飽和區操作的截面圖依照在MOSFET的柵極、源極，與漏極等三個端點施加的“偏壓”（bias）不同，一個常見的加強型（enhancement mode）n-type MOSFET有下列三種操作區間：
線性區（三極區）（linear or triode region）
當VGS>Vth、且VDS
μn是載子遷移率（carrier mobility）、W是MOSFET的柵極寬度、L是MOSFET的柵極長度，而Cox則是柵極氧化層的單位電容大小。在這個區域內，MOSFET的電流—電壓關係有如一個線性方程式，因而稱為線性區。
飽和區（saturation region）
當VGS>Vth、且VDS>VGS-Vth，這顆MOSFET為導通的狀況，也形成了通道讓電流通過。但是隨著漏極電壓增加，超過柵極電壓時，會使得接近漏極區的反轉層電荷為零，此處的通道消失（如圖），這種狀況稱之為“夾止”（pinch-off）。在這種狀況下，由源極出發的載子經由通道到達夾止點時，會被注入漏極周圍的空間電荷區（space charge region），再被電場掃入漏極。此時通過MOSFET的電流與其漏極—源極間的電壓且VDS無關，只與柵極電壓有關，關係式如下：
上述的公式也是理想狀況下，MOSFET在飽和區操作的電流與電壓關係式。事實上在飽和區的MOSFET漏極電流會因為通道長度調變效應（channel length modulation effect）而改變，並非與且VDS全然無關。考慮通道長度調變效應之後的飽和區電流—電壓關係式如下：
關於通道長度調變效應的成因與影響將在後面敘述。
截止區（次臨界區）（cut-off or sub-threshold region）
當柵極和源極間的電壓VGS（G代表柵極，S代表源極）小於一個稱為臨界電壓（threshold voltage, Vth）的值時，這個MOSFET是處在“截止”（cut-off）的狀態，電流無法流過這個MOSFET，也就是這個MOSFET不導通。
但事實上當VGS在一些擁有大量MOSFET的積體電路產品，如DRAM，次臨限電流往往會造成額外的能量或功率消耗。
基板效應
在積體電路中的MOSFET組件可能會出現基極與源極並不直接相連的狀況，這種狀況造成的副作用稱為基板效應（body effect）。MOSFET受到基板效應的影響，臨界電壓會有所改變，公式如下：
,
VTO是基極與源極之間無電位差時的臨界電壓，γ是基板效應參數，2φ則是與半導體能階相關的參數。
[編輯] MOSFET在電子電路上套用的優勢
MOSFET在1960年由貝爾實驗室（Bell Lab.）的D. Kahng和 Martin Atalla首次實現成功，這種組件的操作原理和1947年蕭克利（William Shockley）等人發明的雙載子接面電晶體（Bipolar Junction Transistor, BJT）截然不同，且因為製造成本低廉與使用面積較小、高集成度的優勢，在大型積體電路（Large-Scale Integrated Circuits, LSI）或是超大型積體電路（Very Large-Scale Integrated Circuits, VLSI）的領域裡，重要性遠超過BJT。
近年來由於MOSFET組件的性能逐漸提升，除了傳統上套用於諸如微處理器、單片機等數位訊號處理的場合上，也有越來越多模擬信號處理的積體電路可以用MOSFET來實現，以下分別介紹這些套用。
[編輯] 數字電路
數字科技的進步，如微處理器運算效能不斷提升，帶給深入研發新一代MOSFET更多的動力，這也使得MOSFET本身的操作速度越來越快，幾乎成為各種半導體主動組件中最快的一種。MOSFET在數位訊號處理上最主要的成功來自CMOS邏輯電路的發明，這種結構最大的好處是理論上不會有靜態的功率損耗，只有在邏輯門（logic gate）的切換動作時才有電流通過。CMOS邏輯門最基本的成員是CMOS反相器（inverter），而所有CMOS邏輯門的基本操作都如同反相器一樣，同一時間內必定只有一種電晶體（NMOS或是PMOS）處在導通的狀態下，另一種必定是截止狀態，這使得從電源端到接地端不會有直接導通的路徑，大量節省了電流或功率的消耗，也降低了積體電路的發熱量。
MOSFET在數字電路上套用的另外一大優勢是對直流（DC）信號而言，MOSFET的柵極端阻抗為無限大（等效於開路），也就是理論上不會有電流從MOSFET的柵極端流向電路里的接地點，而是完全由電壓控制柵極的形式。這讓MOSFET和他們最主要的競爭對手BJT相較之下更為省電，而且也更易於驅動。在CMOS邏輯電路里，除了負責驅動晶片外負載（off-chip load）的驅動器（driver）外，每一級的邏輯門都只要面對同樣是MOSFET的柵極，如此一來較不需考慮邏輯門本身的驅動力。相較之下，BJT的邏輯電路（例如最常見的TTL）就沒有這些優勢。MOSFET的柵極輸入電阻無限大對於電路設計工程師而言亦有其他優點，例如較不需考慮邏輯門輸出端的負載效應（loading effect）。
[編輯] 模擬電路
有一段時間，MOSFET並非模擬電路設計工程師的首選，因為模擬電路設計重視的性能參數，如電晶體的轉導（transconductance）或是電流的驅動力上，MOSFET不如BJT來得適合模擬電路的需求。但是隨著MOSFET技術的不斷演進，今日的CMOS技術也已經可以符合很多模擬電路的規格需求。再加上MOSFET因為結構的關係，沒有BJT的一些致命缺點，如熱破壞（thermal runaway）。另外，MOSFET線上性區的壓控電阻特性亦可在積體電路里用來取代傳統的多晶矽電阻（poly resistor），或是MOS電容本身可以用來取代常用的多晶矽—絕緣體—多晶矽電容（PIP capacitor），甚至在適當的電路控制下可以表現出電感（inductor）的特性，這些好處都是BJT很難提供的。也就是說，MOSFET除了扮演原本電晶體的角色外，也可以用來作為模擬電路中大量使用的被動組件（passive device）。這樣的優點讓採用MOSFET實現模擬電路不但可以滿足規格上的需求，還可以有效縮小晶片的面積，降低生產成本。
隨著半導體製造技術的進步，對於集成更多功能至單一晶片的需求也跟著大幅提升，此時用MOSFET設計模擬電路的另外一個優點也隨之浮現。為了減少在印刷電路板（Printed Circuit Board, PCB）上使用的積體電路數量、減少封裝成本與縮小系統的體積，很多原本獨立的模擬晶片與數字晶片被集成至同一個晶片內。MOSFET原本在數字積體電路上就有很大的競爭優勢，在模擬積體電路上也大量採用MOSFET之後，把這兩種不同功能的電路集成起來的困難度也顯著的下降。另外像是某些混合信號電路（Mixed-signal circuits），如模擬/數字轉換器（Analog-to-Digital Converter, ADC），也得以利用MOSFET技術設計出效能更好的產品。
近年來還有一種集成MOSFET與BJT各自優點的製程技術：BiCMOS（Bipolar-CMOS）也越來越受歡迎。BJT組件在驅動大電流的能力上仍然比一般的CMOS優異，在可靠度方面也有一些優勢，例如不容易被“靜電放電”（ESD）破壞。所以很多同時需要復噪聲號處理以及強大電流驅動能力的積體電路產品會使用BiCMOS技術來製作。
[編輯] MOSFET的尺寸縮放
過去數十年來，MOSFET的尺寸不斷地變小。早期的積體電路MOSFET製程里，通道長度約在幾個微米（micrometer）的等級。但是到了今日的積體電路製程，這個參數已經縮小了幾十倍甚至超過一百倍。2008年初，Intel開始以45納米（nanometer）的技術來製造新一代的微處理器，實際的組件通道長度可能比這個數字還小一些。至90年代末，MOSFET尺寸不斷縮小，讓積體電路的效能大大提升，而從歷史的角度來看，這些技術上的突破和半導體製程的進步有著密不可分的關係。
[編輯] 為何要把MOSFET的尺寸縮小
基於以下幾個理由，我們希望MOSFET的尺寸能越小越好。
越小的MOSFET象徵其通道長度減少，讓通道的等效電阻也減少，可以讓更多電流通過。雖然通道寬度也可能跟著變小而讓通道等效電阻變大，但是如果能降低單位電阻的大小，那么這個問題就可以解決。
MOSFET的尺寸變小意味著柵極面積減少，如此可以降低等效的柵極電容。此外，越小的柵極通常會有更薄的柵極氧化層，這可以讓前面提到的通道單位電阻值降低。不過這樣的改變同時會讓柵極電容反而變得較大，但是和減少的通道電阻相比，獲得的好處仍然多過壞處，而MOSFET在尺寸縮小後的切換速度也會因為上面兩個因素加總而變快。
MOSFET的面積越小，製造晶片的成本就可以降低，在同樣的封裝里可以裝下更高密度的晶片。一片積體電路製程使用的晶圓尺寸是固定的，所以如果晶片面積越小，同樣大小的晶圓就可以產出更多的晶片，於是成本就變得更低了。
雖然MOSFET尺寸縮小可以帶來很多好處，但同時也有很多負面效應伴隨而來。
[編輯] MOSFET的尺寸縮小後出現的困難
把MOSFET的尺寸縮小到一微米以下對於半導體製程而言是個挑戰，不過現在的新挑戰多半來自尺寸越來越小的MOSFET組件所帶來過去不曾出現的物理效應。
[編輯] 次臨限傳導
由於MOSFET柵極氧化層的厚度也不斷減少，所以柵極電壓的上限也隨之變少，以免過大的電壓造成柵極氧化層崩潰（breakdown）。為了維持同樣的性能，MOSFET的臨界電壓也必須降低，但是這也造成了MOSFET越來越難以完全關閉。也就是說，足以造成MOSFET通道區發生弱反轉的柵極電壓會比從前更低，於是所謂的次臨限電流（subthreshold current）造成的問題會比過去更嚴重，特別是今日的積體電路晶片所含有的電晶體數量劇增，在某些VLSI的晶片，次臨限傳導造成的功率消耗竟然占了總功率消耗的一半以上。
不過反過來說，也有些電路設計會因為MOSFET的次臨限傳導得到好處，例如需要較高的轉導／電流轉換比（transconductance-to-current ratio）的電路里，利用次臨限傳導的MOSFET來達成目的的設計也頗為常見。
[編輯] 晶片內部連線導線的寄生電容效應
傳統上，CMOS邏輯門的切換速度與其組件的柵極電容有關。但是當柵極電容隨著MOSFET尺寸變小而減少，同樣大小的晶片上可容納更多電晶體時，連線這些電晶體的金屬導線間產生的寄生電容效應就開始主宰邏輯門的切換速度。如何減少這些寄生電容，成了晶片效率能否向上突破的關鍵之一。
[編輯] 晶片發熱量增加
當晶片上的電晶體數量大幅增加後，有一個無法避免的問題也跟著發生了，那就是晶片的發熱量也大幅增加。一般的積體電路組件在高溫下操作可能會導致切換速度受到影響，或是導致可靠度與壽命的問題。在一些發熱量非常高的積體電路晶片如微處理器，目前需要使用外加的散熱系統來緩和這個問題。
在功率電晶體（Power MOSFET）的領域裡，通道電阻常常會因為溫度升高而跟著增加，這樣也使得在組件中pn-接面（pn-junction）導致的功率損耗增加。假設外置的散熱系統無法讓功率電晶體的溫度保持在夠低的水平，很有可能讓這些功率電晶體遭到熱破壞（thermal runaway）的命運。
[編輯] 柵極氧化層漏電流增加
柵極氧化層隨著MOSFET尺寸變小而越來越薄，目前主流的半導體製程中，甚至已經做出厚度僅有1.2納米的柵極氧化層，大約等於5個原子疊在一起的厚度而已。在這種尺度下，所有的物理現象都在量子力學所規範的世界內，例如電子的穿隧效應（tunneling effect）。因為穿隧效應，有些電子有機會越過氧化層所形成的位能障壁（potential barrier）而產生漏電流，這也是今日積體電路晶片功耗的來源之一。
為了解決這個問題，有一些介電常數比二氧化矽更高的物質被用在柵極氧化層中。例如鉿（hafnium）和鋯（Zirconium）的金屬氧化物（二氧化鉿、二氧化鋯）等高介電常數的物質均能有效降低柵極漏電流。柵極氧化層的介電常數增加後，柵極的厚度便能增加而維持一樣的電容大小。而較厚的柵極氧化層又可以降低電子通過穿隧效應穿過氧化層的機率，進而降低漏電流。不過利用新材料製作的柵極氧化層也必須考慮其位能障壁的高度，因為這些新材料的傳導帶（conduction band）和價帶（valence band）和半導體的傳導帶與價帶的差距比二氧化矽小（二氧化矽的傳導帶和矽之間的高度差約為8ev），所以仍然有可能導致柵極漏電流出現。
[編輯] 製程變異更難掌控
現代的半導體製程工序複雜而繁多，任何一道製程都有可能造成積體電路晶片上的組件產生些微變異。當MOSFET等組件越做越小，這些變異所占的比例就可能大幅提升，進而影響電路設計者所預期的效能，這樣的變異讓電路設計者的工作變得更為困難。
[編輯] MOSFET的柵極材料
理論上MOSFET的柵極應該儘可能選擇電性良好的導體，多晶矽在經過重摻雜之後的導電性可以用在MOSFET的柵極上，但是並非完美的選擇。目前MOSFET使用多晶矽作為的理由如下：
1. MOSFET的臨界電壓（threshold voltage）主要由柵極與通道材料的功函數（work function）之間的差異來決定，而因為多晶矽本質上是半導體，所以可以藉由摻雜不同極性的雜質來改變其功函式。更重要的是，因為多晶矽和底下作為通道的矽之間能隙（bandgap）相同，因此在降低PMOS或是NMOS的臨界電壓時可以藉由直接調整多晶矽的功函式來達成需求。反過來說，金屬材料的功函式並不像半導體那么易於改變，如此一來要降低MOSFET的臨界電壓就變得比較困難。而且如果想要同時降低PMOS和NMOS的臨界電壓，將需要兩種不同的金屬分別做其柵極材料，對於製程又是一個很大的變數。
2. 矽—二氧化矽接面經過多年的研究，已經證實這兩種材料之間的缺陷（defect）是相對而言比較少的。反之，金屬—絕緣體接面的缺陷多，容易在兩者之間形成很多表面能階，大為影響組件的特性。
3. 多晶矽的融點比大多數的金屬高，而在現代的半導體製程中習慣在高溫下沉積柵極材料以增進組件效能。金屬的融點低，將會影響製程所能使用的溫度上限。
不過多晶矽雖然在過去二十年是製造MOSFET柵極的標準，但也有若干缺點使得未來仍然有部份MOSFET可能使用金屬柵極，這些缺點如下：
1. 多晶矽導電性不如金屬，限制了信號傳遞的速度。雖然可以利用摻雜的方式改善其導電性，但成效仍然有限。目前有些融點比較高的金屬材料如：鎢（Tungsten）、鈦（Titanium）、鈷（Cobalt）或是鎳（Nickel）被用來和多晶矽製成合金。這類混合材料通常稱為金屬矽化物（silicide）。加上了金屬矽化物的多晶矽柵極有著比較好的導電特性，而且又能夠耐受高溫製程。此外因為金屬矽化物的位置是在柵極表面，離通道區較遠，所以也不會對MOSFET的臨界電壓造成太大影響。
在柵極、源極與漏極都鍍上金屬矽化物的製程稱為“自我對準金屬矽化物製程”（Self-Aligned Silicide），通常簡稱salicide製程。
2. 當MOSFET的尺寸縮的非常小、柵極氧化層也變得非常薄時，例如現在的製程可以把氧化層縮到一納米左右的厚度，一種過去沒有發現的現象也隨之產生，這種現象稱為“多晶矽空乏”。當MOSFET的反轉層形成時，有多晶矽空乏現象的MOSFET柵極多晶矽靠近氧化層處，會出現一個空乏層（depletion layer），影響MOSFET導通的特性。要解決這種問題，金屬柵極是最好的方案。目前可行的材料包括鉭（tantalum）、鎢、氮化鉭（Tantalum Nitride），或是氮化鈦（Titalium Nitride）。這些金屬柵極通常和高介電常數物質形成的氧化層一起構成MOS電容。另外一種解決方案是將多晶矽完全的合金化，稱為FUSI（FUlly-SIlicide polysilicon gate）製程。
[編輯] 各種常見的MOSFET技術
[編輯] 雙柵極MOSFET
雙柵極（dual-gate）MOSFET通常用在射頻（Radio Frequency, RF）積體電路中，這種MOSFET的兩個柵極都可以控制電流大小。在射頻電路的套用上，雙柵極MOSFET的第二個柵極大多數用來做增益、混頻器或是頻率轉換的控制。
[編輯] 耗盡型MOSFET
一般而言，耗盡型（depletion mode）MOSFET比前述的增強型（enhancement mode）MOSFET少見。耗盡型MOSFET在製造過程中改變摻雜到通道的雜質濃度，使得這種MOSFET的柵極就算沒有加電壓，通道仍然存在。如果想要關閉通道，則必須在柵極施加負電壓（對NMOS而言）。耗盡型MOSFET是屬於“常閉型”（normally-closed）（ON）的開關，而相對的，增強型MOSFET則屬於“常斷型”（normally-open）（OFF）的開關。
[編輯] NMOS邏輯
同樣驅動能力的NMOS通常比PMOS所占用的面積小，因此如果只在邏輯門的設計上使用NMOS的話也能縮小晶片面積。不過NMOS邏輯雖然占的面積小，卻無法像CMOS邏輯一樣做到不消耗靜態功率，因此在1980年代中期後已經漸漸退出市場。
[編輯] 功率MOSFET
功率電晶體單元的截面圖。通常一個市售的功率電晶體都包含了數千個這樣的單元。主條目：功率電晶體
功率MOSFET和前述的MOSFET組件在結構上就有著顯著的差異。一般積體電路里的MOSFET都是平面式（planar）的結構，電晶體內的各端點都離晶片表面只有幾個微米的距離。而所有的功率組件都是垂直式（vertical）的結構，讓組件可以同時承受高電壓與高電流的工作環境。一個功率MOSFET能耐受的電壓是雜質摻雜濃度與n-type磊晶層（epitaxial layer）厚度的函式，而能通過的電流則和組件的通道寬度有關，通道越寬則能容納越多電流。對於一個平面結構的MOSFET而言，能承受的電流以及崩潰電壓的多寡都和其通道的長寬大小有關。對垂直結構的MOSFET來說，組件的面積和其能容納的電流成大約成正比，磊晶層厚度則和其崩潰電壓成正比。
值得一提的是採用平面式結構的功率MOSFET也並非不存在，這類組件主要用在高級的音響放大器中。平面式的功率MOSFET在飽和區的特性比垂直結構的對手更好。垂直式功率MOSFET則多半用來做開關切換之用，取其導通電阻（turn-on resistance）非常小的優點。
[編輯] dmos
DMOS是雙重擴散MOSFET（Double-Diffused MOSFET）的縮寫，大部分的功率MOSFET都是採用這種製作方式完成的。
[編輯] 以MOSFET實現模擬開關
MOSFET在導通時的通道電阻低，而截止時的電阻近乎無限大，所以適合作為模擬信號的開關（信號的能量不會因為開關的電阻而損失太多）。MOSFET作為開關時，其源極與漏極的分別和其他的套用是不太相同的，因為信號可以從MOSFET柵極以外的任一端進出。對NMOS開關而言，電壓最負的一端就是源極，PMOS則正好相反，電壓最正的一端是源極。MOSFET開關能傳輸的信號會受到其柵極—源極、柵極—漏極，以及漏極到源極的電壓限制，如果超過了電壓的上限可能會導致MOSFET燒毀。
MOSFET開關的套用範圍很廣，舉凡需要用到取樣持有電路（sample-and-hold circuits）或是截波電路（chopper circuits）的設計，例如模擬數字轉換器（A/D converter）或是切換電容濾波器（switch-capacitor filter）上都可以見到MOSFET開關的蹤影。
[編輯] 單一MOSFET開關
當NMOS用來做開關時，其源極接地，柵極為控制開關的端點。當柵極電壓減去源極電壓超過其導通的臨界電壓時，此開關的狀態為導通。柵極電壓繼續升高，則NMOS能通過的電流就更大。NMOS做開關時操作線上性區，因為源極與漏極的電壓在開關為導通時會趨向一致。
PMOS做開關時，其源極接至電路里電位最高的地方，通常是電源。柵極的電壓比源極低、超過其臨界電壓時，PMOS開關會打開。
NMOS開關能容許通過的電壓上限為（Vgate-Vthn），而PMOS開關則為（Vgate+Vthp），這個值通常不是信號原本的電壓振幅，也就是說單一MOSFET開關會有讓信號振幅變小、信號失真的缺點。
[編輯] 互補式MOSFET（CMOS, Complementary MOS）開關
為了改善前述單一MOSFET開關造成信號失真的缺點，於是使用一個PMOS加上一個NMOS的CMOS開關成為目前最普遍的做法。CMOS開關將PMOS與NMOS的源極與漏極分別連線在一起，而基極的接法則和NMOS與PMOS的傳統接法相同。當輸入電壓在（VDD-Vthn）和（VSS+Vthp）時，PMOS與NMOS都導通，而輸入小於（VSS+Vthp）時，只有NMOS導通，輸入大於（VDD-Vthn）時只有PMOS導通，這樣做的好處是在大部分的輸入電壓下，PMOS與NMOS皆同時導通，如果任一邊的導通電阻上升，則另一邊的導通電阻就會下降，所以開關的電阻幾乎可以保持定值，減少信號失真。
[編輯] 參考資料
Sze, S. M.，Physics of Semiconductor Devices 2nd ed. New York:Wiley, 1981
Donald A. Neamen, Semiconductor Physics & Devices, 3rd ed. McGraw Hill, 2003
Behzad Razavi, Design of Analog CMOS Integrated Circuits, 1st ed. McGraw Hill, 2002
B. Jayant Baliga, Power Semiconductor Devices, PWS publishing Company, Boston.ISBN 0-534-94098-6
ADEL. S. Sedra and Kenneth. C. Smith, Microelectronics Circuits, 5th ed., Oxford, 2003
