SystemVerilog驗證

SystemVerilog驗證

《SystemVerilog驗證》是2009年科學出版社出版的圖書,作者是克里斯·斯皮爾。

基本信息

圖書信息

書 名: SystemVerilog驗證
作 者:(美)克里斯·斯皮爾,張春 譯
出版社科學出版社
出版時間: 2009-9-1
ISBN: 9787030253064
開本: 16開
定價: 55.00元

內容簡介

本書講解了SystemVerilog語言的工作原理,介紹了類、隨機化和功能覆蓋率等測試手段和概念,並且在創建測試平台方面提供了很多引導性的建議。本書藉助大量的實例說明SystemVerilog的各種驗證方法,以及如何根據實際的套用情況選擇最優的方法達到儘可能高的覆蓋率。而且,重點演示了如何使用面向對象編程(OOP)的方法建立由覆蓋率驅動並且受約束的基本的隨機分層測試平台,此外,還論述了SystemVerilog與C語言的接口技術。
本書可供具有一定Vetilog編程基礎的電路工程技術人員使用,也可作為高等院校電子類、自動化類、計算機類的學生參考書。

圖書目錄

第1章 驗證導論
第2章 數據類型
第3章 過程語句和子程式
第4章 連線設計和測試平台
第5章 面向對象編程基礎
第6章 隨機化
第7章 執行緒以及執行緒間的通信
第8章 面向對象編程的高級技巧指南
第9章 功能覆蓋率
第10章 高級接口
第11章 完整的System Verilog測試平台
第12章 System Verilog與C語言的接口

相關詞條

相關搜尋

熱門詞條

聯絡我們