相關詞條
-
《SystemVerilog驗證方法學》
《SystemVerilog驗證方法學》，作者夏宇聞、楊雷、陳先勇、徐偉俊，北京航空航天大學出版社2007年5月1日出版。
內容簡介 前言 目錄 -
SystemVerilog驗證方法學
SystemVerilog驗證方法學是2007-5北航大出版的圖書，作者：（美）伯傑龍、等。
內容介紹 -
《SystemVerilog驗證》
《SystemVerilog驗證》是（美）克里斯·斯皮爾所著，科學出版社2009年出版。本書可供具有一定Vetilog編程基礎的電路工程技術人員使用，也...
書籍簡介 看點 目錄 -
高級驗證方法學
在加入Men saction sation
圖書信息 作者簡介 內容簡介 目錄 -
SystemVerilog與功能驗證
《SystemVerilog與功能驗證》是2010年機械工業出版社出版的圖書，作者是鍾文楓。
內容簡介 作者簡介 圖書目錄 -
統一驗證方法學
統一驗證方法學（英語：Un Verification Graphics）同時提供支持的驗證方法學。
-
SystemVerilog
SystemVerilog簡稱為SV語言，是一種相當新的語言，它建立在Verilog語言的基礎上，是 IEEE 1364 Verilog-2001 標準...
概述 與Verilog關係 與SystemC關係 -
硬體驗證語言
硬體驗證語言（英語：hardware verification language, 縮寫為 HVL）是一種用硬體描述語言（HDL）編寫、用於電子電路設計...
簡介 硬體描述語言 SystemVerilog OpenVera SystemC
