內容簡介
《高級ASIC晶片綜合》(第2版)(翻譯版)描述了使用Synopsys工具進行ASIC晶片綜合、物理綜合、形式驗證和靜態時序分析的最新概念和技術，同時針對VDSM（超深亞微米）工藝的完整ASIC設計流程的設計方法進行了深入的探討。《高級ASIC晶片綜合》(第2版)(翻譯版)的重點是使用Synopsys工具解決各種VDSM問題的實際套用。讀者將詳細了解有效處理複雜亞微米ASIC的設計方法，其重點是HDL的編碼風格、綜合和最佳化、動態仿真、形式驗證、DFT掃描插入、lmks to layout、物理綜合和靜態時序分析。在每個步驟中，確定了設計流程中每一部分的問題，並詳細描述了解決方法。此外，對包括與時鐘樹綜合和links t0 layo[1t等版圖相關的問題也進行了較詳細的論述。而且，《高級ASIC晶片綜合》(第2版)(翻譯版)還對Synosys基本的工藝庫、HDL編碼風格以及最佳的綜合解決方案進行了深入探討。
作者簡介
Himanshu Bhamagar是位於美國加州新港海灘（Newport Beach）的科勝訊（Conexant）系統公司ASIC設計小組的領導。科勝訊系統公司是世界上最大的專門提供半導體通信電子產品的公司。Himanshu在使用Synopsys和其他EDA工具廠商提供的最新的高性能工具來定義下一代的ASIC設計流程方法學方面具有較深的造詣。
在加入科勝訊之前，Himanshu在新加坡ST微電子工作，該公司的總部位於法國Grenoble。他在斯旺西（Swansea）大學（英國威爾斯）獲得了電子與計算機科學專業的學士學位。在克萊姆森大學（美國南卡羅來納州）獲得了超大規模積體電路設計專業的碩士學位。
目錄
第1章 ASIC設計方法學
第2章 入門指南靜態時序分析與綜合
第3章 基本概念
第4章 Synopsys工藝庫
第5章 劃分和編碼風格
第6章 設計約束
第7章 最佳化設計
第8章 可測性設計
第9章 LINKS TO LAYOUT和布圖後最佳化——包括時鐘樹插入
第10章 物理綜合
第11章 SDF生成——為動態時序仿真
第12章 PRIMETIME基礎
第13章 靜態時序分析——使用Prime Time
附錄A 使用Physical Compiler的一個新的時序閉合方法
附錄B Makefile實例
