基本信息
出版社: 高等教育出版社; 第1版 (2006年4月1日)
叢書名: 高等學校教材
平裝: 418頁
正文語種: 簡體中文
開本: 16
ISBN: 7040191466
條形碼: 9787040191462
產品尺寸及重量: 22.7 x 17.1 x 1.5 cm ; 522 g
ASIN: B00114JCBW
用戶評分: 為此商品評分
內容簡介
《現代數字電路設計》以電子設計自動化(EDA)設計思想為主導，系統闡述了數字邏輯電路的基礎理論——邏輯函式及其數學工具，重點討論包括VHDL在內的數字電路與系統的設計方法和分析方法，詳細介紹通用性強的幾類數字邏輯器件和可程式邏輯器件，並結合實例介紹現代數字電路與系統的設計與套用。
《現代數字電路設計》共10章，主要內容有：數字邏輯基礎，集成邏輯門，組合電路設計原理，組合電路設計練習，組合電路設計實例，時序電路設計原理，時序電路設計練習，時序電路設計實例，存儲器、CPLD和FPGA，數模與模數轉換器及脈衝單元電路等。各章均附有內容提要、小結和習題。
《現代數字電路設計》可作為高等院校電子信息類、自動控制類和計算機套用類等專業的教科書，也可供相關專業工程技術人員參考。
目錄
緒論
第1章 數字邏輯基礎
1.1 數制
1.1.1 十進制
1.1.2 二進制
1.1.3 二進制數與十進制數之間的轉換
1.1.4 八進制和十六進制
1.2 編碼
1.2.1 二一十進制編碼
1.2.2 可靠性編碼
1.3 邏輯代數
1.3.1 基本邏輯運算
1.3.2 邏輯代數的公式和規則
1.3.3 邏輯函式和邏輯問題的描述
1.3.4 邏輯函式的代數化簡法
1.3.5 邏輯函式的卡諾圖化簡法
本章小結
習題
第2章 集成邏輯門
2.1 TTL邏輯門
2.1.1 電晶體的開關特性及簡單的非、與非、或非結構
2.1.2 典型的TTL與非門
2.1.3 TTL與非門的技術參數
2.1.4 TTL其他門
2.2 CMOS邏輯門
2.2.1 CMOS反相器
2.2.2 CMOS邏輯門
2.2.3 CMOS邏輯門的性能指標
2.3 集成邏輯門的使用知識
2.3 CMOS門的正確使用
2.3.2 使用集成邏輯門的幾個問題
本章小結
習題
第3章 組合電路設計原理
3.1 組合電路分析
3.2 組合電路設計
3.3 組合電路的冒險現象
3.4 硬體描述語言（VHDL）簡介
3.4.1 VHDL程式結構
3.4.2 實體說明
3.4.3 結構體
3.4.4 子程式
3.4.5 庫、程式包
本章小結
習題
第4章 組合電路設計練習
4.1 邏輯電路設計的幾個問題
4.1.1 設計檔案規範
4.1.2 信號有效電子和表示方法
4.1.3 電路時延
4.2 常用組合電路功能模組
4.2.1 解碼器
4.2.2 編碼器
4.2.3 數據選擇器
4.2.4 奇偶產生器/校驗器
4.2.5 數值比較器
4.2.6 加法器和ALU
4.3 組合PLD
4.3.1 SPLD的基本結構和表示方法
4.3.2 傳統組合SPLD
4.3.3 用組合SPLD進行電路設計
本章小結
習題
第5章 組合電路設計實例
5.1 用MSI器件進行組合電路設計
5.2 用VHDL進行組合電路設計
本章小結
習題
第6章 時序電路設計原理
6.1 觸發器
6.1.1 基本RS觸發器
6.1.2 時鐘觸發器
6.1.3 主從觸發器
6.1.4 邊沿觸發器
6.1.5 集成觸發器使用中的幾個問題
6.2 VHDL時序電路設計特性
6.2.1 時鐘信號的VHDL描述方法
6.2.2 復位信號的VHDL描述方法
6.2.3 觸發器的VHDL設計
6.3 時序電路分析
6.3.1 時序電路概述
6.3.2 同步時序電路分析
6.3.3 異步時序電路分析
6.4 同步時序電路設計
6.4.1 同步時序電路設計方法
6.4.2 同步時序電路設計舉例
本章小結
習題
第7章 時序電路設計練習
7.1 常用時序電路功能模組
7.1.1 計數器
7.1.2 暫存器和移位暫存器
7.2 序列信號發生器
7.2.1 移存型序列信號發生器
7.2.2 計數型序列信號發生器
7.3 時序PLD
7.3.1 傳統時序SPLD
7.3.2 用時序SPLD進行電路設計
本章小結
習題
第8章 時序電路設計實例
8.1 用MSI器件進行時序電路設計
8.2 用vHDL進行時序電路設計
本章小結
習題
第9章 存儲器、CPLD和FPGA
9.1 唯讀存儲器（ROM）
9.1.1 存儲器的主要指標
9.1.2 固定ROM
9.1.3 可程式ROM（PROM）
9.1.4 可擦除可程式ROM（EPROM）
9.1.5 電可擦除可程式ROM（E2PROM）
9.1.6 快閃唯讀存儲器（隨身碟）
9.1.7 ROM的套用
9.2 隨機存取存儲器（RAM）
9.2.1 RAM的結構
9.2.2 RAM的存儲單元
9.2.3 RAM的套用
9.3 雙連線埠隨機存儲器（DPRAM）
9.4 複雜可程式邏輯器件（CPLD）
9.4.1 CPLD產品概述
9.4.2 IspLSI1032器件
9.4.3 XC9500CPLD
9.4.4 IsoLSI1032套用舉例
9.5 現場可程式門陣列（FPGA）
9.5.1 FLEXl0K系列器件電路結構
9.5.2 FLEXl0K系列器件內部各部分作用
9.5.3 數據配置與下載
本章小結
習題
第10章 數模與模數轉換器及脈衝單元電路
10.1 數模與模數轉換器概迷
10.2 數模轉換器（DAC）
10.2.1 權電阻網路DAC
10.2.2 倒T形電阻網路DAC
10.2.3 DAC的主要技術指標
10.2.4 集成DAC及其套用
10.3 模數轉換器（ADC）
10.3.1 模數轉換基本原理
10.3.2 並行比較型ADC
10.3.3 逐次逼近型ADC
10.3.4 雙積分型ADC
10.3.5 ADC的主要技術指標
10.3.6 集成ADC及其套用
10.4 脈衝單元電路
10.4.1 概述
10.4.2 施密特觸發器
10.4.3 單穩態觸發器
10.4.4 多諧振盪器
10.4.5 555定時器及其套用
本章小結
習題
附錄一常用邏輯單元圖形符號對照表
附錄二本書中的文字元號和圖形符號及其說明
附錄三漢英名詞、縮寫詞對照表
參考文獻
