簡介
設計用於產生用於定址PDP中的行或列的定址信號。在定址列的情況下，所述方法包括以下步驟：在階段T1內，將DC電壓V1施加在跨越螺線管L的端子之間，從而由螺線管L存儲能量，並將電壓A施加到跨越所選擇的列的端子之間；在階段T2內，將存儲在螺線管L中的部分能量放電到所述列中，直到跨越所述列的端子之間的電壓變為零為止；在階段T3內，保持跨越列的端子之間的零電壓，並在該階段期間，可選地修改對列的選擇；在階段T4內，利用存儲在相應電容器中的電流對螺線管L進行充電，直到跨越所述列的端子之間的電壓變為零為止；以及在階段T5內，保持跨越與所述列相對應的所述電容器的端子的零電壓，從而創建顯示板的單元中的寫電流。
處理器
一種具有高效取模定址單元的數字信號處理器，在地址產生單元內設定的取模定址單元包括基址暫存器組，變址暫存器組，模數暫存器組，全加器，進位保留加法器和數據選擇器，基址暫存器，變址暫存器和模數暫存器接受從有效地址準備單元傳來的數據信息，基址暫存器和變址暫存器的值分別輸入到一個全加器和進位保留加法器，同時模數暫存器的值也輸入到該進位保留加法器，進位保留加法器的兩個輸出作為中間結果又輸入到另一個全加器，同時該加法器的進位輸出端連到數據選擇器上，來選擇兩個加法器的輸出結果。本發明使得數位訊號處理器取模單元的時延降低，同時由於省去了複雜的比較器而減少了晶片面積，提高了晶片的性能，增加了它的性價比。
