內容簡介
本書介紹了可程式邏輯器件的內部結構和工作原理、用於數字邏輯電路設計的硬體描述語言VHDL和Verilog-HDL、可程式邏輯器件的開發系統ISE 5.1i的使用方法。最後通過幾個具有一定套用價值的電子系統設計實例，介紹了實現數字邏輯系統的設計方法。
本書可作為從事電子產品開發及生產的工程技術人員學習和開發在系統可程式積體電路原理與套用技術的參考書，也可作為大專院校電子工程、計算機和自動化等相關專業開設實驗與數字系統設計課程的教學參考書。
圖書目錄
第1章 可程式邏輯器件 1
1.1 可程式邏輯器件概述 1
1.2 低密度PLD 4
1.3 高密度PLD 11
1.3.1 XC9500在系統可程式邏輯器件系列 12
1.3.2 Spartan可程式邏輯器件系列 15
1.3.3 Spartan-II可程式邏輯器件系列結構 21
1.4 CPLD和FPGA 24
1.5 基於可程式邏輯器件的數字系統的設計流程 26
1.6 可程式邏輯器件的發展趨勢 28
第2章 VHDL語言 32
2.1 VHDL的基本結構 34
2.2 VHDL結構體的子結構 38
2.2.1 塊(BLOCK)語句 38
2.2.2 進程(PROCESS)語句 39
2.2.3 子程式(SUBPROGRAMS)語句 43
2.2.4 庫、程式包和配置 44
2.3 標示符、數據對象、數據類型、屬性和保留關鍵字 47
2.3.1 標示符(Identifiers) 47
2.3.2 數據對象(Data Objects) 47
2.3.3 數據類型(Data Types)和屬性 52
2.3.4 保留關鍵字 58
2.4 VHDL的運算操作符 59
2.5 VHDL的順序描述語句 60
2.6 VHDL的並發描述語句 68
2.7 基本邏輯單元描述實例 74
2.8 測試程式的設計 95
第3章 Verilog-HDL語言 104
3.1 模組的結構 104
3.2 數據類型 107
3.2.1 常量的數據類型 107
3.2.2 變數的常用數據類型 108
3.3 運算符和表達式 109
3.4 語句 112
3.4.1 賦值語句 112
3.4.2 條件語句 114
3.4.3 循環語句 116
3.4.4 結構說明語句 117
3.4.5 塊語句 119
3.4.6 語句的順序執行和並行執行 120
3.4.7 編譯預處理 122
3.5 基本邏輯單元描述實例 124
3.6 測試程式的設計 142
第4章 ISE 5.1i開發系統 144
4.1 設計流程 144
4.2 工程管理用戶界面 146
4.3 VHDL的輸入方法 146
4.3.1 創建一個新的工程項目 147
4.3.2 輸入VHDL程式 149
4.3.3 利用語言參考模板編寫程式 150
4.3.4 語法檢查 151
4.3.5 邏輯功能仿真 151
4.3.6 綜合 157
4.3.7 添加晶片管腳約束檔案 158
4.3.8 設計的實現 162
4.3.9 配置FPGA 164
4.4 基於電路原理圖輸入的設計方法 167
4.4.1 創建一個新的工程項目 167
4.4.2 輸入電路原理圖 168
4.5 狀態轉換圖描述狀態機 172
4.6 硬體描述語言和電路原理圖混合輸入方式 177
4.6.1 輸入模組count4的VHDL程式和生成的電路符號 178
4.6.2 使用ECS工具設計頂層電路的原理圖 179
4.6.3 設計的實現 182
第5章 設計實例 183
5.1 實驗開發板原理 183
5.1.1 實驗開發板原理 183
5.1.2 XC2S15-5VQ100C的管腳連線 184
5.1.3 編程接口 186
5.2 設計實例 187
5.2.1 漢字顯示 187
5.2.2 數字頻率計 190
5.2.3 交通信號燈控制器 195
5.2.4 電子數字鐘 200
5.2.5 計時器 206
5.2.6 電子密碼鎖 212
5.2.7 數字電壓表 219
附錄A 實驗開發板電路原理圖 226
A.1 實驗開發板電路原理圖之一 226
A.2 實驗開發板電路原理圖之二 227
A.3 實驗開發板電路原理圖之三 228
A.4 實驗開發板電路原理圖之四 229
附錄B VHDL標準程式包 230
B.1 STD_LOGIC_1164 230
B.2 STD_LOGIC_ ARITH 234
B.3 STD_LOGIC_UNSIGNED 240
B.4 STD_LOGIC_SIGNED 242
附錄C 縮寫辭彙 244
附錄D 參考網址 247
參考文獻 248
