內容簡介
信號與信息處理技術已廣泛套用于軍事、通信、消費類電子等領域，正成為各行業不可缺少的技術，是科研和工程技術人員必須掌握的技術之一。
《高速數位訊號處理器結構與系統》全面介紹了數位訊號處理器DSPs結構特點、類型、原理、發展趨勢，DSPs系統硬體設計、組成、開發和套用，DSPs系統軟體編程、指令、開發工具、程式最佳化； 介紹了嵌入式處理系統技術、實時系統技術、高速數字電路設計與實現； 最後給出了DSPs套用實例。
《高速數位訊號處理器結構與系統》可作為通信與信息系統、信號與信息處理專業研究生及高年級本科生的數位訊號處理技術課程教材，也可作為科研和工程技術人員進行信號與信息處理系統設計的參考書。
圖書目錄
第1章概述
1.1 數位訊號處理技術
1.2 高速數位訊號處理器的發展
1.2.1 數位訊號處理器概況
1.2.2 DSPs簡介
1.2.3 DSPs的特點
1.2.4 DSP的性能及其評估標準
1.2.5 現代DSPs的結構
1.2.6 DSPs的發展趨勢
1.3 數位訊號處理系統設計與開發
1.3.1 DSPs系統構成
1.3.2 DSPs的選擇
1.3.3 高速數字電路設計
1.3.4 高速數字電路調試
參考文獻
第2章 數位訊號處理器結構
2.1 處理器
2.1.1 處理器構成
2.1.2 複雜指令集和精簡指令集處理器
2.1.3 高速數位訊號處理器C6x系列的結構
2.2 指令控制單元和流水線
2.2.1 指令控制單元
2.2.2 指令流水線
2.3 處理單元及數據通道
2.3.1 算術邏輯單元
2.3.2 TMS320C6000的功能單元和數據通路
2.4 匯流排和存儲器結構
2.4.1馮·諾依曼結構和哈佛結構
2.4.2 提高存儲器頻寬技術
2.4.3 存儲器的層次結構
2.5 高速緩衝存儲器Cache
2.5.1 存儲系統原理
2.5.2 Cache存儲系統及其基本工作原理
2.5.3 Cache映射方式
2.5.4 Cache替換策略
2.5.5 Cache的性能分析
2.5.6 TMS320C64xDSPs的兩級Cache結構
2.6 傳統DSPs結構
2.7VLIW結構
2.8 SIMD結構
2.8.1 處理器的Flynn分類
2.8.2 SIMD處理器結構模型
2.8.3 ADSP21160和TigerSHARC的SIMD結構
2.9 中斷機制
2.9.1 中斷類型和中斷信號
2.9.2 中斷回響和控制
2.9.3 DSPs循環程式流控制
參考文獻
第3章 DSP軟體編程
3.1 指令系統
3.1.1 指令系統的基本概念
3.1.2 具有DSP特點的指令
3.1.3 TMS320C6000的指令系統
3.2 DSPs軟體開發集成環境
3.2.1 概述
3.2.2 代碼開發工具
3.2.3 代碼調試工具
3.2.4 實時作業系統（RTOS）
3.2.5 DSPs軟體開發環境中的其他工具
3.3 DSPs軟體開發工具
3.3.1 DSPs軟體開發流程
3.3.2 最佳化編譯器
3.3.3 彙編器
3.3.4 連線器
3.3.5 其他軟體工具
3.3.6 TMS320C6000代碼生成工具的套用
3.4 DSPs程式的最佳化
3.4.1 DSPs程式最佳化的基礎
3.4.2 DSPs彙編程式最佳化
3.4.3 DSPsC程式最佳化
3.5 DSPs軟體的開發與調試
3.5.1 DSPs軟體的模組
3.5.2 MATLAB?DSPs軟體開發
3.5.3 DSPs數據傳輸軟體的開發
3.5.4 實時嵌入式DSPs軟體調試
參考文獻
第4章 實時系統
4.1 實時系統概述
4.1.1 實時系統的可預測性
4.1.2 實時系統任務的分類
4.1.3 實時系統的模型
4.2 實時調度方法
4.2.1 時鐘驅動方法
4.2.2 優先權驅動方法
4.2.3 加權輪轉方法
4.3 實時作業系統
4.3.1 DSP/BIOS
4.3.2 VxWorks
4.4 實時系統設計
參考文獻
第5章 數位訊號處理器系統硬體設計
5.1 最小DSPs系統
5.1.1 最小配置DSPs系統和自載入
5.1.2 DSPs管腳和模式設定
5.2 CPU外部匯流排
5.2.1 CPU匯流排及訪問時序
5.2.2 匯流排協定
5.2.3 直接存儲器訪問DMA
5.3 模數轉換器ADC
5.3.1 離散化和數位化
5.3.2 ADC的性能指標及其測試
5.3.3 ADC與DSPs的接口
5.4 DSPs存儲器接口設計
5.4.1 存儲器的組成和分類
5.4.2 永久存儲存儲器
5.4.3 靜態隨機訪問存儲器（SRAM）
5.4.4 動態隨機訪問存儲器（DRAM）
5.4.5 DSPs與存儲器接口設計
5.5 輸入/輸出接口
5.6 外設
5.6.1 定時器
5.6.2 多通道緩衝串口
5.6.3 主機接口
5.7 專用數位訊號處理器技術
5.7.1 加法器結構
5.7.2 乘法器結構
5.7.3 除法
5.7.4 FFT處理器結構
5.7.5 VLSI陣列處理技術
參考文獻
第6章 嵌入式處理系統
6.1 嵌入式計算系統概述
6.2 嵌入式處理系統設計
6.2.1 嵌入式系統設計流程
6.2.2 軟硬體協同設計
6.2.3 折中設計
6.3 並行計算機的組織結構模型
6.4 嵌入式處理系統互連技術
6.4.1 分散式嵌入系統
6.4.2 互連拓撲結構簡介
6.4.3 底板匯流排技術
6.4.4 點對點和交叉開關網技術
6.4.5 新一代互連規範和技術
6.5 多DSP處理器系統
6.5.1 按功能劃分的串列多DSP處理器系統
6.5.2 按數據劃分的並行多DSP處理器系統
6.5.3 數據共享緊耦合簇多DSP處理器系統
6.5.4 數據連結分散式多DSP處理器系統
6.5.5 異構分散式多處理器系統
參考文獻
第7章 高速數字電路的設計與實現
7.1 高速電路的特點
7.2 信號完整性
7.2.1 概述
7.2.2 傳輸線理論
7.2.3 反射及端接技術
7.2.4 串擾及其改善
7.2.5 地彈及其改善
7.3 電路的調試與測試
7.3.1 測試的基本概念
7.3.2 電路的可測性
7.3.3 JTAG測試電路
7.3.4 測量儀器
7.4 電路板級設計
7.4.1 電路板級設計流程與仿真驗證
7.4.2 用PADS軟體進行電路板設計
7.4.3 電路板設計中EDA工具
7.4.4 電源和熱設計
參考文獻
第8章 C6000 DSPs處理器及其套用舉例
8.1 C6000系列DSPs簡介
8.1.1 C6000 DSPs的特點
8.1.2 C6000 DSPs的比較
8.1.3 C6000 DSPs的套用
8.2 C6000的最小系統設計
8.2.1 功能設定
8.2.2 電源設計
8.2.3 時鐘設計
8.2.4 復位電路設計
8.2.5 JTAG電路設計
8.2.6 程式ROM設計
8.3 C6000套用實例
8.3.1 數據採集預處理板
8.3.2 雙C6416並行信號處理板
8.3.3 基於CPCI的模組化雷達信號處理機
參考文獻
縮略語表
