作者簡介
作者：(美國)拉伊休曼(RajsumanRochit) 本書由於敦山、盛世敏及田澤主譯。參加本書翻譯的還有北京大學微電子學系SoC研究所的研究生楊紅、李夏青、陳佳、桂少華、張怡浩和張師群。
圖書描述
《SOC設計與測試》分別介紹了SoC的設計方法和測試方法。並介紹了邏輯核、存儲器核及其模擬核的設計方法和需要注意的問題。
內容簡介
《SOC設計與測試》分為設計師和測試兩個部分，分別介紹了SOC設計方法和測試方法，大設計部分介紹了在設計時會遇到的問題和傳統的的ASIC設計流程的差別，並介紹邏輯核，存儲器核，及模擬核的設計方法和需要注意的問題，IP可復用設計和測試方法，以及SOC系統的驗證方法，設計過程中會遇到的問題及解決方法。在測試部分，介紹SOC中邏輯核，存儲器核及模擬核的測試結構與測試方法，還介紹IDDQ測試大SOC測試中的套用，最後介紹產品測試中需要注意的問題，全書內容系統、全面，可以作為碩士研究生SoC設計相關課程的參考書，。對ASIC設計工程師及系統設計工程師都有較高的參考價值。
《SOC設計與測試》創作背景
隨著設計與製造技術的發展，積體電路設計從電晶體的集成發展到邏輯門的集成，現在又發展到IP的集成，即SoC(SystemonaChip)設計技術。SoC可以有效地降低電子/信息系統產品的開發成本，縮短開發周期，提高產品的競爭力，是未來工業界將採用的最主要的產品開發方式。
雖然SoC一詞多年前就已出現，但到底什麼是SoC則有各種不同的說法。在經過了多年的爭論後，專家們就SoC的定義達成了一致意見。這個定義雖然不是非常嚴格，但明確地表明了SoC的特徵：
實現複雜系統功能的VLSI；
採用超深亞微米工藝技術；
使用一個以上嵌入式CPU/數位訊號處理器（DSP）；
外部可以對晶片進行編程；
主要採用第三方IP進行設計。
從上述SoC的特徵來看，SoC中包含了微處理器/微控制器、存儲器以及其他專用功能邏輯，但並不是包含了微處理器、存儲器以及其他專用功能邏輯的晶片就是SoC。SoC技術被廣泛認同的根本原因，並不在於SoC可以集成多少個電晶體，而在於SoC可以用較短時間被設計出來。這是SoC的主要價值所在——縮短產品的上市周期，因此，SoC更合理的定義為：SoC是在一個晶片上由於廣泛使用預定製模組IP(IntellectualProperty)而得以快速開發的積體電路。從設計上來說，SoC就是一個通過設計復用達到高生產率的硬體軟體協同設計的過程。從方法學的角度來看，SoC是一套極大規模積體電路的設計方法學，包括IP核可復用設計/測試方法及接口規範、系統晶片匯流排式集成設計方法學、系統晶片驗證和測試方法學。
雖然SoC的概念已被提出多年，並且關於SoC設計、驗證及測試方法的研究取得了很大的進展，但是仍存在很多尚未解決的問題，因此，SoC仍是積體電路設計方法學領域裡的一大熱點。對於很多有經驗的IC設計工程師來說，SoC設計仍然是一個具有挑戰性的任務。我國的IC產業界和學術界也有很多人在討論並設計SoC，但是在有關SoC的一些問題上，我們的認識還不夠全面，對有些概念還比較模糊。為此，北京大學信息科學技術學院一些從事SoC設計方法研究與教學的師生翻譯了本書——《SoC設計與測試》一書。
目錄
第一部分設計
第1章緒論
1.1 當前soc的結構
1.2 soc設計中的問題
1.3 硬體―軟體協同設計
1.3.1 協同設計流程
1.3.2 協同設計工具
1.4 核庫、eda工具和網址
1.4.1 核庫
1.4.2 eda工具和提供商
1.4.3 網上站點
參考文獻
第2章邏輯核的設計方法
2.1 SOC設計流程
2.2 設計復用的一般原則
2.2.1 同步設計
2.2.2 存儲器和混合信號設計
2.2.3 片上匯流排
2.2.4 時鐘分配
2.2.5 清零／置位／復位信號
2.2.6 物理設計
2.2.7 可交付模型
2.3 軟核和固核的設計流程
2.3.1 設計流程
2.3.2 軟核／固核的開發流程
2.3.3 rtl設計規劃
2.3.4 軟核／固核產品化
2.4 硬核設計流程
2.4.1 硬核設計中的特有問題
2.4.2 硬核開發流程
2.5 交付檢查表與可交付的核
2.5.1 交付檢查表
2.5.2 軟核交付
2.5.3 硬核交付
2.6 系統集成
2.6.1 使用硬核設計
2.6.2 使用軟核設計
2.6.3 系統驗證
參考文獻
第3章存儲器與模擬核的設計方法
3.1 使用大容量的嵌入式存儲器的原因
3.2 嵌入式存儲器的設計方法
3.2.1 電路技術
3.2.2 存儲器編譯器
3.2.3 仿真模型
3.3 模擬電路的技術要求
3.3.1 模／數轉換器
3.3.2 數／模轉換器
3.3.3 鎖相環
3.4 高速器件
3.4.1 rambusasic單元
3.4.2 ieee1394串列匯流排（firewire）phy層
3.4.3 高速i／o
參考文獻
第4章設計的確認
4.1 核級確認
4.1.1 核的確認方案
4.1.2 測試平台
4.1.3 核級時序驗證
4.2 核接口的驗證
4.2.1 協定驗證
4.2.2 門級仿真
4.3 soc的設計確認
4.3.1 協同仿真
4.3.2 硬仿真
4.3.3 硬體原型
參考文獻
第5章核及soc設計實例
5.1 微處理器核
5.1.1 v830r／av超標量risc核
5.1.2 powerpc603eg2核的設計
5.2 關於存儲器核生成器
5.3 核的集成和片上匯流排
5.4 soc設計實例
5.4.1 媒體處理器
5.4.2 機頂盒soc系統的可測性
參考文獻
第二部分測試
第6章數字邏輯核的測試
6.1 soc測試問題
6.2 訪問、控制及隔離
6.3 ieeepl500的成果
6.4 核測試和ip保護
6.5 用於設計復用的測試方法
6.6 微處理器核的測試
參考文獻
第7章嵌入式存儲器的測試
7.1 存儲器的故障模型和測試算法
7.1.1 故障模型
7.1.2 測試算法
7.1.3 測試算法的有效性
7.1.4 用多數據背景來修改測試
7.1.5 多連線埠存儲器時的修改
7.1.6 用於雙緩衝存儲器的算法
7.2 嵌入式存儲器的測試方法
7.2.1 用asic功能測試方法進行測試分析
7.2.2 直接訪問的測試套用
7.2.3 掃描暫存器或環繞暫存器的測試套用
7.2.4 存儲器內建自測試
7.2.5 通過片上微處理器進行測試
7.2.6 嵌入式存儲器測試算法小結
7.3 存儲器的冗餘和修復
7.3.1 硬修復
7.3.2 軟修復
7.4 檢錯和糾錯編碼
7.5 含大型嵌入式存儲器的soc的生產測試
參考文獻
第8章模擬和混合信號核的測試
8.1 模擬參數及特性
8.1.1 數／模轉換器
8.1.2 模／數轉換器
8.1.3 鎖相環
8.2 用於模擬核的可測性設計和內建自測試方法
8.2.1 fluencetechnology公司的模擬bist方案
8.2.2 logicvision公司的模擬bist方案
8.2.3 通過片上微處理器進行測試
8.2.4ieeep1149.4
8.3 特殊模擬電路的測試
8.3.1 rambusasic單元
8.3.2 1394串列匯流排／firewire的測試
參考文獻
第9章iddq測試
9.1 物理缺陷
9.1.1 橋接（短路）
9.1.2 柵氧化缺陷
9.1.3 開路（斷線）
9.1.4 iddq測試的有效性
9.2 soc中iddq測試的困難
9.3 基於iddq測試的設計
9.4 iddq測試設計規則
9.5 iddq測試向量的產生
參考文獻
第10章生產測試
10.1 生產測試流程
10.2 全速測試
10.2.1 rtd和無效周期
10.2.2 fly―by
10.2.3 速度分類
10.3 產能和材料傳送
10.3.1 測試後勤
10.3.2 測試儀器設定
10.3.3 多dut測試
參考文獻
第11章總結與結論
11.1 總結
11.2 未來的前景
附錄a設計復用的rtl指導原則
a.1 命名習慣
a.2 編碼的一般指導原則
a.3 面向綜合的rtl開發
a.4 rtl檢查
作者簡介
中英文名詞對照表
