電路結構
在接收模式下，CC1000可看成是一個傳統的超外差接收器。射頻（RF）輸入信號經低噪聲放大器（LNA）放大後翻轉進入混頻器，通過混頻器混頻產生中頻（IF）信號。在中頻處理階段，該信號在送入解調器之前被放大和濾波。可選的RSSI信號和IF信號也可通過混頻產生於引腳RSSI/IF。解調後，CC1000從引腳DIO輸出解調數位訊號，解調信號的同步性由晶片上的PCLK提供的時鐘信號完成。
在傳送模式下，壓控振盪器（VCO）輸出的信號直接送入功率放大器（PA）。射頻輸出是通過加在DIO腳上的數據進行控制的，稱為移頻鍵控（FSK）。這種內部T/R切換電路使天線的連線和匹配設計更容易。
頻率合成器產生的本振信號，在接收狀態下送入功放。頻率合成器是由晶振（XOSC）、鑒相器（PD）、充電脈衝、VCO以及分頻器（/R和/N）構成，外接的晶體必須與XOSC引腳相連，只有外圍電感需要與VCO相連。
套用電路
CC1000工作時外圍元件很少，典型的套用電路如圖2所示。當配置CC1000不同的發射頻率時,外圍元器件參數也不同.
三線串列數據口
CC1000 可通過簡單的三線串列接口(PDATA、 PCLK 和PALE) 進行編程，有36個8位配置暫存器，每個由7位地址定址。一個完整的CC1000配置，要求傳送29個數據幀，每個16位（7個地址位，1個讀/寫位和8個數據位）。PCLK 頻率決定了完全配置所需的時間。在10MHz的PCLK頻率工作下，完成整個配置所需時間少於60μs。在低電位模式設定時，僅需發射一個幀，所需時間少於2μs。所有暫存器都可讀。在每次寫循環中，16位位元組送入PDATA通道，每個數據幀中7個最重要的位（A6：0）是地址位，A6是MSB（最高位），首先被傳送。下一個傳送的位是讀/寫位（高電平寫，低電平讀），在傳輸地址和讀/寫位期間，PALE （編程地址鎖存使能）必須保持低電平，接著傳輸8 個數據位（D7： 0），如圖3所示。表1是對各參數的說明。PDATA 在PCLK 下降沿有效。當8位數據位中的最後一個位元組位D0 裝入後，整個數據字才被裝入內部配置暫存器中。經過低電位狀態下編程的配置信息才會有效，但是不能關閉電源。
微控制器通過相同的接口也能讀出配置暫存器。首先，傳送7位地址位，然後讀/寫位設為低電平，用來初始化讀回的數據。接著，CC1000從定址暫存器中返回數據。此時，PDATA 用作輸出口，在讀回數據期間（D7：0），微控制器必須把它設成三態，或者在引腳開路時設為高電平。
