內容介紹
《Verilog HDL數字設計教程》共分8章。第1章和第2章為Verilog HDL基礎知識；第3章從一個典型數字電路實例入手，詳細介紹了Verilog HDL的常用建模方法；第4章介紹了一些常用的組合邏輯電路和時序邏輯電路；第5章從一個典型時序邏輯電路實例入手，引入同步有限狀態機，並進一步探討了同步狀態機的特徵；第6章則詳細介紹了Verilog HDL的仿真技術，並對ModelSim軟體進行了介紹；第7章介紹了幾則實用的可綜合的設計；第8章詳細介紹了一個基於Verilog狀態機控制的10位指令微處理器的設計流程。書中的內容全部符合IEEE 1364-2001標準。
《Verilog HDL數字設計教程》可作為高等院校電子信息工程、通信、自動化、計算機套用技術等專業Verilog HDL設計課程與相關實驗課的指導教材或參考書，也可作為參與電子設計競賽、FPGA開發套用人員的參考書。本書由賀敬凱編著。
