概述
《VerilogHDL程式設計教程》對VerilogHDL程式設計作了系統全面的介紹，以可綜合的設計為重點，同時對仿真和模擬也作了深入的闡述。《VerilogHDL程式設計教程》以Verilog-1995標準為基礎，全面介紹了VerilogHDL的詞法、語法、語句，可綜合程式的編寫，仿真程式的編寫，一般數字邏輯的實現，複雜邏輯和算法的實現等，討論了設計中的方法與技巧，並以大量經過驗證的設計實例為依據，深入淺出地闡述了Verilog程式開發所涉及的各個方面。對Verilog-2001的新增語法結構也作了介紹。《VerilogHDL程式設計教程》可作為電子工程、通信工程及相關專業高年級本科生和研究生教學用書，也可供從事電路設計和系統開發的工程設計人員閱讀參考。
封面目錄
第1章EDA技術綜述第2章EDA設計軟體與設計流程
第3章VerilogHDL設計初步
第4章VerilogHDL語言要素
第5章VerilogHDL行為語句
第6章進程、任務與函式
第7章VerilogHDL的描述風格
第8章仿真
第9章VerilogHDL設計進階
第10章設計方法與設計技巧的探討
第11章VerilogHDL綜合設計實踐
第12章算法與複雜邏輯的實現
第13章EDA軟體使用指南
附錄AVerilogHDL（IEEEStd1364-1995）關鍵字
附錄BSynplifyPro/Synplify可綜合的Verilog結構
附錄CMAX+PLUSII軟體支持的Verilog結構
附錄D形式化句法定義
附錄E附帶光碟內容及說明
參考文獻
