內容簡介
全書共13章，第1、3、4、5、6、7、8、9章主要介紹VHDL語言的基本知識和用其設計簡單邏輯電路的基本方法；第2、10章簡單介紹數字系統設計的一些基本知識；第11章以洗衣機洗滌控制電路設計為例，詳述一個小型數字系統設計的步驟和過程；第12章介紹常用微處理器接口晶片的設計實例；第13章介紹VHDL語言93版和87版的主要區別。《VHDL硬體描述語言與數字邏輯電路設計(第3版)》簡明扼要，易讀易懂，書中所有VHDL語言都用93版標準格式書寫。全書以數字邏輯電路設計為主線，用對比手法來說明數字邏輯電路的電原理圖和VHDL語言程式之間的對應關係，並列舉了眾多實例。另外，從系統設計角度出發，介紹了數字系統設計的一些基本知識及工程設計技巧。
《VHDL硬體描述語言與數字邏輯電路設計(第3版)》既可作為大學本科生教材，也可作為研究生教材，還可供電子電路工程師自學參考。
圖書目錄
第1章 數字系統硬體設計概述
1.1 傳統的系統硬體設計方法
1.2 利用硬體描述語言的硬體電路設計方法
習題與思考題
第2章 數字系統的算法描述
2.1 數字系統算法流程圖描述
2.1.1 算法流程圖的符號及其描述方法
2.1.2 算法流程圖描述數字系統實例
2.2 吠態機及算法狀態機圖描述
2.2.1 狀態機的分類及特點
2.2.2 算法狀態機流程圖的符號及描述方法
2.2.3 算法狀態機圖描述實例
2.2.4 算法流程圖至狀態圖的變換方法
2.2.5 狀態圖至算法狀態機圖的變換方法
2.2.6 C語言流程圖至算法狀態機圖的變換
習題與思考題
第3章 VHDL語言程式的基本結構
3.1 VHDL語言設計的基本單元及其構成
3.1.1 實體說明
3.1.2 構造體
3.2 VHDL語言構造體的子結構描述
3.2.1 BLOCK語句結構描述
3.2.2.PROCESS語句結構描述
3.2.3 SUBPROGRAM語句結構描述
3.3 包集合、庫及配置
3.3.1 庫
3.3.2 包集合
3.3.3 配置
習題與思考題
第4章 VHDL語言的數據類型與運算操作符
4.1 VHDL語言的客體及其分類
4.1.1 常數
4.1.2 變數
4.1 -3信號
4.1.4 信號和變數值代入的區別
4.1.5 檔案
4.2 VHDL，語言的數據類型
4.2.1 標準的數據類型
4.2.2 用戶定義的數據類型
4.2.3 用戶定義的子類型
4.2.4 數據類型的轉換
4.2.5 數據類型的限定
4.2.6 WEE標準“STD-LOGIC”和“STD_LOGIC-VECTOR
4.3 VHDL語言的運算操作符
4.3.1 邏輯運算符
4.3.2 算術運算符
4.3.3 關係運算符
4.3.4 並置運算符
習題與思考題
第5章 VHDL語言構造體的描述方式
5.1 構造體的行為描述方式
5.1.1 代入語句
5.1.2 延時語句
5.1.3 多驅動器描述語句
5.1.4 GENERIC語句
5.2 構造體的暫存器傳輸（RTL）描述方式
5.2.1 RTL描述方式的特點
5.2.2 使用RTL描述方式應注意的問題
5.3 構造體的結構描述方式
5.3.1 構造體結構描述的基本框架
5.3.2 COMPONENT語句
5.3.3 COMPONENTl_INSTANT語句
習題與思考題
第6章 VHDL語言的主要描述語句
6.1 順序描述語句
6.1.1 WAIT語句
6.1.2 斷言語句
6.1.3 信號代入語句
6.1.4 變數賦值語句
6.1.5 IF語句
6.1.6 CASE語句
6.1.7 LOOP語句
6.1.8 NEXT語句
6.1.9 EXIT語句
6.2 並發描述語句
6.2.1 進程語句
6.2.2 並發信號代入語句
6.2.3 條件信號代入語句
6.2.4 選擇信號代入語句
6.2.5 並發過程調用語句
6.2.6 塊語句
6.3 其它語句和有關規定的說明
6.3.1 命名規則和註解的標記
6.3.2 ATTRIBUTE（屬性）描述與定義語句
6.3.3 GENERATE語句
習題與思考題
第7章 數值系統的狀態模型
7.1 二態數值系統
7.2 三態數值系統
7.3 四態數值系統
7.4 九態數值系統
7.5 十二態數值系統
7.6 四十六態數值系統
習題與思考題
第8章 基本邏輯電路設計
8.1 組合邏輯電路設計
8.1.1 簡單門電路
8.1.2 編、解碼器與選擇器
8.1.3 加法器與求補器
8.1.4 三態門與匯流排緩衝器
8.2 時序電路設計
8.2.1 時鐘信號和復位信號
8.2.2 觸發器
8.2.3 暫存器
8.2.4 計數器
8.3 存儲器
8.3.1 存儲器描述中的共性問題
8.3.2 ROM（唯讀存儲器）
8.3.3.RAM（隨機存儲器）
8.3.4 FIFO（先進先出堆疊）
習題與思考題
第9章 仿真與邏輯綜合
9.1 仿真
9.1.1 仿真輸入信息的產生
9.1.2 仿真△
9.1.3 仿真程式模組的書寫
9.2 邏輯綜合
9.2.1 約束條件
9.2.2 屬性描述
9.2.3 工藝庫
9.2.4 邏輯綜合的基本步驟
習題與思考題
第10章 數字系統的實際設計技巧
10.1 數字系統最佳化的基本方法
10.1.1 相同電路的處理
10.1.2 運算順序的改變
10.1.3 常數運算的運用
10.1.4 相同運算電路的使用
10.1.5 最佳化的必要性及其工程實際意義
10.2 數字系統設計中的工程實際問題
10.2.1 提高系統工作速度的方法
10.2.2 縮小電路規模和降低功耗的方法
10.2.3 系統誤操作的成因及其消除方法
10.2.4 非同步信號的控制方法
10.2.5 典型狀態機狀態編碼的選擇
習題與思考題
第11章 洗衣機洗滌控制電路設計實例
11.1 洗衣機洗滌控制電路的性能要求
11.2 洗衣機洗滌控制電路的結構
1l.3 洗衣機洗滌控制電路的算法狀態機圖描述
11.4 洗衣機洗滌控制電路的VHDL語言描述
習題與思考題
第12章 微處理器接口晶片設計實例
12.1 可程式並行接口晶片設計實例
12.1.1 8255的引腳與內部結構
12.1.2 8255的工作方式及其控制字
12.1.3 8255的結構設計
12.1.4 8255晶片的VHDL語言描述
12.1.5 8255晶片VHDL語言描述模組的仿真
12.2 SCI串列接口晶片設計實例
12.2.1 SCI的引腳與內部結構
12.2.2 串列數據傳送的格式與同步控制機構
12.2.3 SCI晶片的VHDL語言描述
12.2.4 SCI晶片VHDL語言描述模組的仿真
12.3 鍵盤接口晶片KBC設計實例
12.3.1 KBC的引腳與內部結構
12.3.2 同步控制機構和查表變換
12.3.3 KBC晶片的VHDL語言描述
12.3.4 KBC晶片VHDL語言描述模組的仿真
習題與思考題
第13章 VHDL語言93版和87版的主要區別
13.1 VHDL語言93版的特點
13.2 87版到93版的移植問題
附錄A典型EDA開發工具介紹
A.1 簡介
A.2 MAX+plusII使用說明
A.2.1 MAX+plusⅡ概況
A.2.2 VHDL語言工程檔案的建立和編輯
A.2.3 VHDL語言程式的編譯
A.2.4 仿真
A.3 Xilinx可程式器件集成開發環境ISE的使用說明
A.3.1 ISE系統簡介
A.3.2 新建工程
A.3.3 原始碼的輸入
A.3.4 設計與仿真
A.3.5 綜合
A.3.6 時序約束
A.3.7 位置約束
A.3.8 下載與配置
附錄BVHDL語言文法介紹
附錄C屬性說明
附錄DVHDL標準包集合檔案
參考文獻
