內容簡介
AllegroSPB16高速電路板設計《AllegroSPB16高速電路板設計》主要介紹由Cadence公司推出的高速電路板的軟體設計平台AllegroSPB16的使用方法和技巧，其中包括Allegro原理圖設計、元件庫、PCB元件的布局、布線及高速PCB的設計仿真等內容。通過《AllegroSPB16高速電路板設計》的學習，讀者可以掌握使用AllegroSPB16設計高速PCB板的方法。
《AllegroSPB16高速電路板設計》適用於初學PCB設計工具的讀者，也適用於有一定電路板設計基礎但初次學習AllegroSPB16的讀者，還可作為高等院校相關專業學生的參考書。
《AllegroSPB16高速電路板設計》配套光碟提供了書中實例的源檔案以及部分實例操作的動畫演示檔案，讀者可以參考使用。
目錄
第1章 概述 1
1.1 Cadence簡介 1
1.1.1 EDA技術的發展 1
1.1.2 Allegro軟體平台概述 2
1.2 Allegro軟體平台的安裝 4
1.2.1 Allegro軟體平台的運行環境 4
1.2.2 Allegro的安裝過程 5
1.3 小結 11
第2章 初識Allegro原理圖設計平台 12
2.1 DesignEntryHDL的特點 12
2.2 DesignEntryHDL原理圖設計步驟和用戶界面 14
2.2.1 原理圖設計步驟 14
2.2.2 DesignEntryHDL的用戶界面 15
2.3 DesignEntryHDL的編輯環境 21
2.3.1 設定DesignEntryHDL 21
2.3.2 畫面基本操作 27
2.3.3 基本編輯操作 30
2.3.4 顯示操作 31
2.3.5 套用Stroke圖像命令 32
2.3.6 群組(Group) 34
2.4 捷徑 35
2.5 小結 37
第3章 創建原理圖 38
3.1 原理圖設計規範 38
3.1.1 規則和要求 38
3.1.2 原理圖設計通用規範 38
3.1.3 原理圖與PCB的對照 40
3.2 新項目的建立 41
3.2.1 啟動項目管理器 41
3.2.2 項目管理器界面簡介 42
3.2.3 新建設計項目 43
3.2.4 打開設計項目 45
3.2.5 設定設計項目 46
3.3 小結 49
第4章 繪製原理圖 50
4.1 繪製原理圖的基本設定 50
4.1.1 設定格點 50
4.1.2 基本元件的放置 51
4.1.3 編輯元件屬性 53
4.1.4 組操作 53
4.2 導線的連線 54
4.2.1 Draw方式 54
4.2.2 Route方式 55
4.2.3 修改信號名稱 55
4.3 匯流排連線 55
4.3.1 繪製匯流排分支線和加網路名 55
4.3.2 信號名命名規則 56
4.3.3 元件位號手工標註 58
4.3.4 元件位號的自動標註 58
4.3.5 元件位號的自動排序 59
4.3.6 添加輸入/輸出連線埠 59
4.3.7 添加電源及接地符號 59
4.3.8 放置線路節點 60
4.4 檢查原理圖 60
4.4.1 檢查連線關係 60
4.4.2 查找元件和網路 60
4.4.3 兩個不同網路名的網路連線的方法 61
4.4.4 檢查單個網路名 61
4.5 小結 62
第5章 平坦式和層次式電路圖的設計 63
5.1 平坦式和層次式電路圖的概念以及特點 63
5.1.1 平坦式電路圖 63
5.1.2 層次式電路圖 65
5.2 層次式設計舉例 68
5.2.1 自底向上設計層次式原理圖 68
5.2.2 自頂向下設計層次式原理圖 69
5.3 電路圖的連線 71
5.3.1 信號交叉標註的方法 71
5.3.2 層次式設計中出模組信號的交叉標註 72
5.3.3 交叉標註注意事項 72
5.4 原理圖生成模組符號 73
5.5 原理圖打包 74
5.5.1 原理圖打包 74
5.5.2 料單的生成和輸出 76
5.5.3 電子規則檢測 77
5.5.4 網表報告的生成 78
5.5.5 向PCB傳遞數據 78
5.6 原理圖列印 79
5.6.1 設定印表機 79
5.6.2 列印輸出 80
5.6.3 保存PDF檔案 80
5.7 原理圖檔案歸檔 81
5.8 小結 82
第6章 DesignEntryCIS設計平台介紹 83
6.1 DesignEntryCIS工作界面 83
6.2 基本參數設定 84
6.2.1 顏色的設定 84
6.2.2 格點的設定 86
6.2.3 雜項的設定 87
6.3 設計模板的設定 87
6.3.1 Fonts選項卡 88
6.3.2 TitleBlock選項卡 89
6.3.3 PageSize選項卡 89
6.3.4 GridReference選項卡 90
6.3.5 Hierarchy選項卡 90
6.3.6 SDTCompatibility選項卡 91
6.4 電路圖設計的基本步驟 91
6.4.1 新建設計項目 91
6.4.2 進入項目管理器視窗 92
6.4.3 啟動電路圖編輯模組 92
6.4.4 繪製電路圖 93
6.4.5 電路圖的後處理 93
6.4.6 電路圖的列印輸出 93
6.5 元件庫和創建元件 95
6.5.1 DesignCache 96
6.5.2 新建元件 96
6.6 小結 101
第7章 Allegro原理圖庫管理工具——LibraryExplorer 102
7.1 Allegro原理圖庫的介紹 102
7.2 LibraryExplorer簡介 104
7.2.1 界面的介紹 104
7.2.2 創建新的庫 106
7.2.3 創建新的元件 109
7.3 PartDeveloper的使用 113
7.3.1 界面的介紹 113
7.3.2 元件編輯器 114
7.3.3 設定PartDeveloper 120
7.3.4 創建元件的方法 126
7.4 小結 126
第8章 初識PCB圖設計平台 127
8.1 Cadence16.0的PCBEditor設計界面介紹 127
8.1.1 Allegro的選單欄 128
8.1.2 Allegro的工具列 133
8.1.3 Allegro的控制臺 134
8.1.4 Allegro的狀態視窗 136
8.1.5 Allegro的命令視窗 136
8.1.6 Allegro的畫面控制 137
8.1.7 Allegro的快捷鍵 138
8.1.8 定義和運行腳本 139
8.2 AllegroPCB操作指令 142
8.2.1 系統參數設定 142
8.2.2 用戶設計區的管理 145
8.2.3 檔案管理 146
8.2.4 信息的顯示 148
8.3 小結 149
第9章 常用元件概述 150
9.1 電容、電阻元件 150
9.1.1 原理圖符號與PCB形式 150
9.1.2 元件簡介 154
9.2 二極體元件 158
9.2.1 原理圖符號與PCB形式 158
9.2.2 元件簡介 161
9.3 三極體元件 162
9.3.1 原理圖符號與PCB形式 163
9.3.2 元件簡介 164
9.4 電感元件 165
9.4.1 原理圖符號與PCB形式 165
9.4.2 元件簡介 166
9.5 晶振元件 167
9.5.1 原理圖符號與PCB形式 167
9.5.2 元件簡介 168
9.6 IC元件 168
9.6.1 原理圖符號與PCB形式 169
9.6.2 元件簡介 171
9.6.3 IC元件封裝形式 171
9.7 開關元件 174
9.7.1 原理圖符號與PCB形式 175
9.7.2 元件簡介 176
9.8 電源和地 177
9.9 小結 178
第10章 平面元件的創建 179
10.1 新元件的創建 179
10.2 封裝的創建 180
10.3 邏輯管理腳的添加 181
10.4 管腳圖的指定 184
10.5 電源管腳的處理 186
10.6 映射的管腳 187
10.7 符號的創建 189
10.8 校驗元件 192
10.9 小結 192
第11章 元件的封裝和編輯修改 193
11.1 從PDF文檔創建元件 193
11.2 創建複合封裝的元件 200
11.3 創建不對稱封裝的元件 203
11.4 元件的修改 208
11.4.1 邏輯管腳的修改 208
11.4.2 封裝的修改 213
11.4.3 符號的修改 217
11.5 元件列表編輯器 218
11.5.1 啟動元件列表編輯器並創建列表檔案 218
11.5.2 修改元件列表 221
11.6 元件模板的使用 223
11.6.1 模板的創建 223
11.6.2 模板的調用 225
11.6.3 根據模板校驗元件 226
11.6.4 從元件中提取模板 228
11.7 小結 229
第12章 PCB零件庫焊盤的創建 230
12.1 焊盤的創建 230
12.1.1 焊盤特性簡介 230
12.1.2 焊盤編輯器PadDesigner簡介 231
12.2 焊盤的製作 237
12.2.1 焊盤的命名規則 237
12.2.2 貼片焊盤的製作 238
12.2.3 通孔焊盤的製作 242
12.2.4 盲/埋孔焊盤的製作 246
12.3 小結 252
第13章 PCB零件庫封裝的創建 253
13.1 簡單介紹PCB中的封裝類型 253
13.2 創建元件封裝符號 256
13.2.1 器件封裝符號 257
13.2.2 結構板圖符號 257
13.2.3 格式圖符號 257
13.3 AllegroPackage封裝編輯器的使用 258
13.3.1 選單欄 259
13.3.2 通用工具列 260
13.3.3 控制臺 261
13.3.4 手工創建一個PCB元件 263
13.3.5 創建Flash晶片的封裝 264
13.3.6 創建Format符號 265
13.3.7 創建一個Shape符號 266
13.3.8 創建PCB外形框圖符號 267
13.3.9 焊盤庫和封裝符號庫的路徑設定 273
13.3.10更新元件封裝符號 274
13.3.11 技術檔案比較 276
13.3.12 資料庫檢查 277
13.4 小結 277
第14章 AllegroPCB的基本設定 278
14.1 PCB設計常用參數的設定 278
14.1.1 繪製選項參數的設定 278
14.1.2 疊層參數設定 282
14.1.3 格點參數設定 283
14.1.4 設定Subclasses選項 284
14.1.5 設定B/BVia 284
14.1.6 設定自動保存功能 286
14.2 PCB設計常用顯示信息設定 287
14.2.1 元件信息的顯示 287
14.2.2 測量信息的顯示 288
14.2.3 高亮顯示 289
14.2.4 鼠線的顯示 289
14.3 電路板的建立 290
14.3.1 使用電路板嚮導建立電路板 290
14.3.2 手工建立電路板 295
14.3.3 建立電路板機械符號 300
14.3.4 建立DEMO檔案 307
14.4 導入網路表 313
14.5 小結 316
第15章 PCB布局 317
15.1 PCB布局簡介 317
15.2 Cadence16.0的規劃電路板 317
15.2.1 設定格點 317
15.2.2 添加ROOM 318
15.2.3 為預擺放封裝分配元件序號 320
15.3 擺放元件 320
15.3.1 手工擺放元件 320
15.3.2 快速擺放元件 325
15.4 小結 330
第16章 AllegroPCB元件的布線 331
16.1 布線規則介紹 331
16.2 手動布線 332
16.2.1 添加連線 332
16.2.2 走線的刪除 334
16.2.3 添加過孔 335
16.3 自動布線 336
16.3.1 自動布線規則的設定 336
16.3.2 使用AutoRouter自動布線 338
16.4 小結 344
第17章 AllegroPCB的敷銅 345
17.1 基本概念 345
17.1.1 動態敷銅和靜態敷銅 345
17.1.2 正片和負片 346
17.2 為平面層繪製敷銅區域 347
17.2.1 顯示平面層 347
17.2.2 為VCC電源層建立Shape 348
17.2.3 為GND地層建立Shape 349
17.3 分割平面 351
17.3.1 使用AntiEtch分割平面 351
17.3.2 使用添加多邊形的方法分隔平面 353
17.4 分割複雜平面 366
17.4.1 定義複雜平面 367
17.4.2 添加負平面Shape並進行負平面孤銅檢查 369
17.5 小結 372
第18章 AllegroPCB的完善與輸出 373
18.1 設計的可裝配性檢查 373
18.1.1 定義約束 373
18.1.2 元件間距審查 375
18.1.3 檢查元件 376
18.1.4 檢查焊盤的跨距軸向 378
18.1.5 檢查並報告 378
18.1.6 檢查設計中存在的過孔 378
18.1.7 檢查測試點 380
18.2 測試點生成 383
18.2.1 自動加入測試點 384
18.2.2 建立測試夾具鑽孔檔案 390
18.2.3 修改測試點 391
18.3 設計標號重命名 395
18.3.1 自動重命名元件序號 395
18.3.2 手動重命名元件 400
18.4 文字面的調整 401
18.4.1 修改文字面字型大小 401
18.4.2 改變文字的位置和角度 402
18.4.3 回注 403
18.5 尺寸標註 404
18.5.1 顯示設計細節 404
18.5.2 Allegro尺寸標註的參數設定 405
18.5.3 各種尺寸標註命令 409
18.6絲印層調整 410
18.7 製造數據的輸出 412
18.7.1 設計檢查 412
18.7.2 底片檔案 414
18.8 鑽孔數據 429
18.8.1 顏色與可視性設定 430
18.8.2 更新設計檔案 430
18.8.3 鑽孔檔案參數設定 431
18.8.4 生成鑽孔圖 432
18.8.5 建立NCDRILL檔案 434
18.9 生成器件清單 435
18.10 小結 436
第19章 AllegroPCB高級套用 437
19.1 高級布局技巧 437
19.1.1 布局的一般原則 438
19.1.2 顯示飛線 439
19.1.3 交換 440
19.1.4 用Quickplace進行布局 446
19.1.5 使用ALT_SYMBOL屬性擺放 448
19.1.6 按照Capture原理圖頁進行擺放 449
19.1.7 原理圖與Allegro的互動擺放 452
19.1.8 自動布局 457
19.1.9 多人協作布局的步驟 462
19.2 高級布線 462
19.2.1 扇出布線(FanoutByPick) 462
19.2.2 群組布線 465
19.2.3 蛇形走線 467
19.2.4 差分對布線 474
19.2.5 高速網路布線 486
19.2.6 45°角調整(MiterByPick) 489
19.2.7 改善布線連線 491
19.2.8 最佳化布線 494
19.3 小結 498
第20章 約束管理器 499
20.1 約束管理器簡介和啟動 499
20.2 約束管理器的用戶界面 500
20.3 約束對象(Object) 502
20.3.1 管腳對(Pin-Pair) 503
20.3.2 匯流排 504
20.3.3 匹配群組 504
20.4 設定設計規則 505
20.4.1 設定信號完整性約束 505
20.4.2 設定時序約束 507
20.4.3 設定走線約束 507
20.4.4 間距規則設定 508
20.4.5 物理規則設定 510
20.5 設定設計約束 512
20.6 設定元件屬性 513
20.6.1 為元件添加屬性 513
20.6.2 為元件添加FIXED屬性 516
20.6.3 為元件添加Room屬性 516
20.6.4 為網路添加屬性 517
20.6.5 顯示屬性和元素 518
20.6.6 刪除屬性 520
20.7 約束分析 521
20.8 小結 522
第21章 信號完整性設計 523
21.1 信號完整性基礎 523
21.1.1 反射 523
21.1.2 串擾 523
21.1.3 過沖和下沖 526
21.1.4 信號延遲 527
21.1.5 單調性 527
21.1.6 時序 528
21.1.7 地彈 532
21.1.8 振鈴和環繞振盪533
21.2 常見的信號完整性問題 533
21.3 電磁兼容性設計 535
21.3.1 電磁干擾的分析與抑制 535
21.3.2 PCB的電磁兼容性設計原則 536
21.4 電源完整性設計 538
21.4.1 電源完整性簡介 538
21.4.2 電源完整性設計 539
21.4.3 地平面噪聲 540
21.5 小結 543
第22章 SPECCTRAQuest信號完整性仿真 544
22.1 常用仿真模型簡介 544
22.1.1 SPICE模型 545
22.1.2IBIS模型546
22.1.3 IBIS與SPICE模型比較 549
22.1.4 Verilog-AMS模型和VHDL-AMS模型 550
22.2 創建IBIS模型檔案 550
22.2.1 準備工作 551
22.2.2 數據的提取 552
22.2.3 數據的寫入 556
22.3 IBIS模型的數據驗證 559
22.3.1 Pullup、Pulldown特性 559
22.3.2 上升和下降的速度(Ramprate) 559
22.3.3 上下拉特性和Ramprate的關係 560
22.4 用IBIS模型數據驗證模型參數的實例 560
22.5 SigWave工具 563
22.6 SPECCTRAQuest簡介 563
22.7 小結 565
第23章 為PCB板進行SI仿真 566
23.1 PCBSI基本環境 566
23.1.1 標題欄 567
23.1.2 選單欄 567
23.1.3 工具列 570
23.1.4 主工作區 571
23.1.5 顯示控制欄 571
23.1.6 命令狀態區 573
23.1.7 全局視窗 573
23.2 AllegroPCBSI的設計流程 573
23.3 資料庫設定 575
23.4 仿真參數簡介 580
23.4.1 仿真參數 580
23.4.2 設定仿真參數 580
23.5 PCBSI實例 582
23.6 小結 584
……
