門陣列屬於半定製的積體電路,可分為有信道和無信道兩種。
有信道門陣列是在一個晶片上把門排列成陣列形式,嚴格地講是把單元(含有若干個器件)排列成陣列形式。單元被排列成行,行與行之間留有作為連線用的信道區,信道的寬度是固定的。這就是“有信道門陣列”這一名稱的由來。為了保證單元之間的布線具有100%的布通率,需要有較寬的信道,但這樣會導致無用的走線區域,因而浪費了矽面積。
為了不大量浪費矽面積以及克服常規門陣列常有的門利用率低的缺點,1982年提出了門海的概念,也就是指無信道門陣列。門海技術並無實現確定的布線信道區,宏單元之間的連線將在無用的有效器件區上進行。門海技術提高了電路的集成密度,在一個晶片(Die)上可以集成超過10萬個門。在20世紀末,在一個晶片上已經能夠設計門延遲為0.4ns的50-70萬門的電路。
相關詞條
-
可程式化邏輯門陣列
系統設計師可以根據需要通過可編輯的連線把FPGA內部的邏輯塊連線起來,就好像一個電路試驗板被放在了一個晶片里。一個出廠後的成品FPGA的邏輯塊和連線可以...
拼音 英文 解釋 概要 與CPLD的比較 -
StepByStep現場可程式門陣列設計入門與進階
StepByStep現場可程式門陣列設計入門與進階是2008年10月出版的一本書籍。
內容簡介 目錄 -
Step By Step現場可程式門陣列設計入門與進階
內容介紹《Step 《Step BySlep現場可程式門陣列設計入門與進階》還配有相關習題集,所有試驗均在華桑電子教育平台上驗證通過。
內容介紹 -
等效門
)和實現相同功能的標準門陣列比較,門陣列中包含的門數即為該FPGA 基本...別用FPGA 和標準門陣列實現相同的功能,從中統計出FPGA 的等效門數...LUT+FF,ESB/BRAM)和實現相同功能的標準門陣列比較,門陣列中包含...
基本概念 FPGA 等效門數的計算方法 -
ASIC
方法半定製設計方法又分成基於標準單元的設計方法和基於門陣列的設計方法...(CellbasedIC)。基於門陣列的設計方法是在預先制定的具有電晶體陣列的基片...門陣列母片或基片,然後根據電路功能和要求用掩膜版將所需的邏輯單元連線成所需...
分類 設計 成本評述 -
ASIC[積體電路]
工藝。半定製設計半定製設計方法又分成基於標準單元的設計方法和基於門陣列...(CellbasedIC)。基於門陣列的設計方法是在預先制定的具有電晶體...,做成半導體門陣列母片或基片,然後根據電路功能和要求用掩膜版將所需的邏輯單元...
分類 設計 成本評述 -
ASIC[一種為專門目的而設計的積體電路]
的設計方法和基於門陣列的設計方法。基於標準單元的設計方法是:將預先設計好...的ASIC又稱為CBIC(CellbasedIC)。基於門陣列的設計方法是在預先...半導體門陣列母片或基片,然後根據電路功能和要求用掩膜版將所需的邏輯單元...
簡介 定製 設計 成本評述 -
CMOS電路活用技巧
邏輯功能。典型的PLD由一個“與”門和一個“或”門陣列組成,而任意一個組合...的擴展型 CPLD和與標準門陣列類似的FPGA,它們都具有體系結構和邏輯單元靈活、集成度高以及適用範圍寬等特點。這兩種器件兼容了PLD和通用門陣列...
圖書信息 內容簡介 作者簡介 目錄