謝應科

謝應科

謝應科,男,1971年生,博士,中國科學院計算技術研究所系統結構部副研究員,中國科學院研究生院副教授,碩士生導師

基本信息

主要研究方向

計算機系統結構、空間環境的系統設計方法、面向網路套用的系統設計、信號處理的最佳化方法等

主要經歷

· 2006年5月起聘為中國科學院研究生院副教授;
· 2002年9月起為中國科學院計算技術研究所副研究員;
· 2000年9月起在中國科學院計算技術研究所工作;
· 1997年9月到2000年7月在中國科學院計算技術研究獲博士學位;
· 1994年9月到1997年3月在北京工業大學計算機學院獲碩士學位;
· 1990年9月到1994年7月在江西師範大學計算機系獲學士學位。

研究方向介紹

1、計算機系統結構:
通過採用並行處理的方式,研究合成孔徑雷達成像系統中各種層次的並行性,包括並行/分布處理及高性能計算機系統結構、高速互連網路、多處理器處理器結構等。目前研究工作分為2個方面:一是成像系統結構的研究,包括多處理器的並行處理技術、多子系統的互連技術等,另一方面是處理器的系統結構研究,包括針對合成孔徑雷達成像算法的處理器系統結構研究。
2、數位訊號處理:
數位訊號處理(DSP)是以數字形式研究對信號進行採集、變換、濾波、估值、增強、壓縮、識別等處理的學科。在近30年來,數位訊號處理的理論和方法都獲得了很大的進展,其套用範圍遍及信號處理、通信、雷達等許多領域,目前本人的研究主要面向合成孔徑雷達、通信套用。
3、空間環境計算機系統結構:
面向空間環境的系統設計方法,抗惡劣環境計算機系統結構
4、網路套用:
研究高速乙太網捕獲、分析、處理技術。

研究成果及獲獎情況

參加了國家自然科學基金重大項目並行處理與面向地學分析的高解析度實時成像(項目號:69896250)的研究工作。2002年3月起,參加總裝備部“高解析度合成孔徑雷達關鍵技術(星載SAR實時成像處理技術)”預研項目,負責設計和開發適合星載SAR實時成像的處理子系統,運算部件採用高性能DSP處理器,目前已經完成了設計工作。2001年10月起,負責計算所領域前沿青年基金項目“高速FFT處理器的研究”(20016280-2),完成了一個高速FFT處理器原型系統設計。

在研項目

973計畫《下一代網際網路信息存儲的組織模式和核心技術研究》子課題“下一代網路存儲的高速通道”。
下一代網際網路主幹網路監測分析系統,國家CNGI,負責硬體部分的研製工作。
一體化安全管理技術和系統,863項目,負責高速骨幹網路流量處理系統部分。

完成項目

國家自然科學基金項目《SAR實時成像專用處理器系統結構和SoC設計方法研究》,為項目負責人。
國家自然科學基金重點項目《並行處理與面向地學分析的高解析度實時成像》,負責硬體處理系統研製。

發明專利

1、一種多處理機通信裝置和通信方法。申請號:200410000825.X
2、基4和混合基(4+2)FFT處理器地址映射方法和系統,專利號:ZL02152484.X
3、具有大容量存儲器的數據流處理板,專利號:ZL01131694.2

主要論著

SAR高解析度實時成像系統存儲結構研究,2000年中國科學院研究生院(計算技術研究所)博士論文
基於FPGA的萬兆流量並行實時處理系統研究,《計算機研究與發展》2009年 第2期
多核架構下實時IP流測量的硬體加速方法,《通信學報》2008年 第12期
GPS微弱信號C/A碼捕獲的最佳路徑搜尋算法,《計算機研究與發展》2008年 第8期
q×2m的高速FFT處理器設計,《計算機研究與發展》2008年 第8期
一種高速定點FFT處理器的設計與實現,《計算機工程》2005年 第11期
嵌入式異構多處理器系統中的通信實現,《計算機套用研究》2005年 第2期
數據全並行FFT處理器的設計,《計算機研究與發展》2004年 第6期
基2×2FFT的地址映射算法, 《計算機學報》2000年 第10期
實時SAR成像系統中矩陣轉置的設計和實現,《計算機研究與發展》2003年 第1期
A Parallel Conflict-free Memory Accessing for FFT Algorithm. Proceedings 3rd workshop on Advanced Parallel Processing Technologies

相關詞條

相關搜尋

熱門詞條

聯絡我們