片上系統設計思想與原始碼分析

片上系統設計思想與原始碼分析

《片上系統設計思想與原始碼分析》採用Verilog/SystemVerilog和SystemC語言,講述SoC的設計思想並分析其原始碼。本書將片上系統最常見的模組組織起來構成完整的SoC(DemoSoC),並以DemoSoC為例,講述片上系統的設計思想和設計方法。並對DemoSoC進行了完善的FPGA驗證。

基本信息

內容簡介

該片上系統是一個完整的系統 包括多個子模組,許多子模組是SoC必備模組。整個SoC的設計和這些子模組的設計已經逐漸形成了明確的設計思想和方法。

圖書目錄

第1章 片上系統概述

1.1 片上系統的基礎知識
1.1.1 積體電路技術的發展
1.1.2 片上系統基本概念
1.1.3 積體電路設計方法的發展與進步
1.1.4 片上系統設計中的基本問題
1.2 片上系統DemoSoC
1.2.1 嵌入式控制器簡介
1.2.2 片上系統DemoSoC的架構
1.2.3 片上系統DemoSoC的存儲器映射
1.2.4 匯流排優先權
1.2.5 片上系統的代碼更新與調試
1.3 本章小結

第2章 開源嵌入式處理器

2.1 開源嵌入式處理器介紹
2.1.1 OpenRISC 1000構架的主要特點
2.1.2 定址模式
2.1.3 bit位和byte位元組次序
2.1.4 暫存器集
2.1.5 指令集及指令格式
2.1.6 例外模型
2.1.7 記憶體管理
2.1.8 高速快取模型和高速快取一致性
2.1.9 調試單元
2.1.10 執行計數單元
2.1.11 電源管理
2.1.12 可程式中斷控制器
2.1.13 Tick定時器
2.2 0R1200
2.2.1 0RI200的基本特點
2.2.2 CPU/DSP核心
2.2.3 數據和指令高速快取
2.2.4 數據與指令MMU
2.2.5 可程式的中斷控制器
2.2.6 Tick定時器
2.2.7 電源管理支持
2.2.8 調試單元
2.2.9 時鐘與復位
2.2.10 wishbone接口
2.3 OR1200核心暫存器
2.4 OR1200的連線埠
2.5 ORI200核心硬體配置
2.6 本章小結

第3章 片上匯流排

3.1 片上匯流排技術綜述
3.2 WISHBONE片上匯流排的基本特點
3.3 接口信號定義
3.4 WISHBONE支持的互聯類
3.5 WISHBONE匯流排周期
3.5.1 通用操作
3.5.2 單次讀,寫周期
3.5.3 塊讀周期
3.5.4 塊寫周期
3.5.5 RMW操作
3.5.6 數據組織
3.6 WISHBONE暫存反饋匯流排周期
3.6.1 周期的同步與異步結束方式比較
3.6.2 WISHBONE暫存反饋周期結束方式
3.6.3 突髮結束
3.6.4 地址不變突發
3.6.5 地址增加突發
3.7 WISHBONE規範對IP文檔的要求
3.8 WISHBONE從設備接口示例
3.8.1 一個8比特從設備
3.8.2 一個32比特RTL級隨機數生成器從設備
3.9 WISHBONE對RAM/ROM的支持
3.9.1 WISHBONE與RAM和ROM的互聯
3.9.2 WISHBONE兼容的RAM和Flash仿真模型
3.10 WISHBONE點到點連線示例
3.11 WISHBONE共享匯流排連線示例
3.12 地址解碼
3.13 仲裁器的設計
3.14 本章小結

第4章 NandFlash控制器

4.1 快閃記憶體技術概述
4.2 NandFlash器件原理
4.2.1 NandFlash存儲單元組織
4.2.2 NandFlash壞塊與壞塊管理
4.3 NandFlash器件的操作
4.3.1 頁讀操作
4.3.2 讀ID操作
4.3.3 頁寫操作
4.3.4 塊擦除操作
4.4 NandFlash控制器的設計
4.4.1 NandFlash控制器的方框圖
4.4.2 NandFlash控制器的前向糾錯原理
4.5 NandFlash控制器原始碼分析
4.5.1 輸入輸出信號
4.5.2 暫存器定義
4.5.3 原始碼分析
4.6 NandFlash控制器的驗證
4.6.1 讀ID
4.6.2 塊擦除
4.6.3 寫操作
4.6.4 讀操作
4.7 本章小結

第5章 SDRAM控制器

5.1 SDRAM器件介紹
5.1.1 SDRAM存儲單元的工作原理
5.1.2 SDRAM的結構
5.1.3 記憶體條
5.1.4 SDRAM的預充電
5.1.5 SDRAM的刷新
5.1.6 SDRAM的模式設定暫存器
5.1.7 SDRAM的輸入輸出信號
5.1.8 SDRAM的基本讀寫操作
5.1.9 SDRAM的初始化
5.2 SDRAM控制器功能描述
5.3 SDRAM控制器原始碼分析
5.3.1 SDRAM控制器原始碼列表
5.3.2 SDRAM初始化和WISHBONE從設備接口
5.3.3 SDRAM操作主狀態機
5.3.4 SDRAM控制器頂層模組
5.4 SDRAM控制器的驗證
5.5 SDRAM控制器未來改進
5.6 本章小結
第6章 IIS音頻控制器
第7章 LCD控制器
第8章 DMA控制器與匯流排橋
第9章 USB控制器
第10章 PCI主設備橋
第11章 PS/2接口
第12章 SPI接口
第13章 UART控制器
第14章 IIC接口
第15章 定時器、看門狗和PWM
第16章 GPIO接口
第17章 JTAG調試接口
第18章 鍵盤掃描與鍵盤控制器
第19章 處理器集成與TLM驗證
第20章 片上系統的FPGA驗證
第21章 片上系統技術發展展望
附錄A systemC基本語法(一)
附錄B SystemC基本語法(二)
附錄C modelsim下仿真Verilog/SystemVerilog和SystemC設計
附錄D NandFlash控制器的驗證
……

相關詞條

相關搜尋

熱門詞條

聯絡我們