內容簡介
《新一代計算機體系結構》作為“十一五”國防特色規劃學科專業教材，在介紹計算機系統結構的基本概念、原理、結構和分析方法的基礎上，著重闡述了計算機系統的並行化技術、片上多核技術，旨在幫助學生在建立計算機系統完整概念的基礎上，充分掌握計算機系統結構的最新研發思想和技術，了解目前最新研發技術領域。
《新一代計算機體系結構》可作為高等院校計算機專業高年級本科生或研究生的教材，也可供從事計算機體系結構設計或嵌入式系統設計的工程技術人員參考。
圖書目錄
第1章 概述
1.1 計算機系統結構的基本概念
1.1.1 多級層次結構
1.1.2 系統結構、組成和實現之間的關係
1.2 計算機系統結構的設計方法
1.2.1 計算機系統的設計原則
1.2.2 計算機系統的設計思路及步驟
1.3 軟體、套用、器件的影響
1.4 計算機系統結構的分類
1.5 基於馮·諾依曼計算機模型的指令集分類
1.5.1 CISC體系結構
1.5.2 RISC體系結構
1.5.3 CISC和RISC混合體系結構
1.5.4 EPIC體系結構
1.6 先進的微體系結構
1.6.1 多核處理器
1.6.2 流處理器
1.6.3 PIM
1.6.4 可重構計算
習題
第2章 流水線技術
2.1 流水線的基本概念
2.1.1 什麼是流水線
2.1.2 流水線的分類
2.2 流水線的性能指標
2.2.1 吞吐率
2.2.2 加速比
2.2.3 效率
2.3 DLX的基本流水線
2.3.1 DLX指令集結構
2.3.2 基本的DLX流水線
2.3.3 DLX流水線各級的操作
2.3.4 DLX流水線處理機的控制
2.4 流水線的相關與衝突
2.4.1 流水線相關
2.4.2 流水線衝突
習題
第3章 指令級並行
3.1 指令級並行的概念
3.2 循環展開
3.2.1 循環展開的原理
3.2.2 循環展開的特點
3.3 動態指令調度
3.3.1 靜態指令調度與動態指令調度
3.3.2 動態指令調度的基本思想
3.3.3 動態指令調度算法：記分板
3.3.4 動態指令調度算法：Tomasulo算法
3.4 動態分支預測
3.4.1 採用分支預測表
3.4.2 採用分支目標緩衝器
3.4.3 基於硬體的推斷執行
3.4.4 先進的分支預測技術
習題
第4章 執行緒級並行
4.1 多執行緒技術發展背景
4.2 執行緒概念
4.2.1 用戶級執行緒
4.2.2 核心級執行緒
4.2.3 硬體執行緒
4.3 單執行緒處理器
4.4 多執行緒技術概述
4.4.1 阻塞式多執行緒
4.4.2 交錯式多執行緒
4.4.3 同時多執行緒
4.5 同時多執行緒技術
4.5.1 超級執行緒技術概述
4.5.2 超執行緒技術概述
4.6 超執行緒技術
4.6.1 超執行緒技術的工作原理
4.6.2 實現超執行緒的前提條件
4.6.3 Intel的超執行緒技術
4.7 同時多執行緒技術存在的挑戰
習題
第5章 超流水、超標量處理器
5.1 超級流水線處理器
5.1.1 指令執行時序
5.1.2 MIPS R4000超級流水線處理器
5.1.3 超級流水線的弊端
5.2 標量處理器
5.2.1 標量流水線性能上限
5.2.2 性能損失
5.3 超標量處理器
5.3.1 超標量流水線典型結構
5.3.2 指令執行時序
5.3.3 超標量技術
5.3.4 超標量處理器性能
5.3.5 龍芯2F超標量處理器
5.4 其他三種典型的超標量處理器
5.4.1 MIPS R10000
5.4.2 Alpha 21164
5.4.3 AMD K5
習題
第6章 超長指令字處理器
6.1 概述
6.1.1 引言
6.1.2 基本概念
6.1.3 傳統方法的不足
6.2 精確中斷技術
6.2.1 概述
6.2.2 RP緩衝機制
6.2.3 RRP緩衝機制
6.3 RFCC-VLIW結構
6.3.1 概述
6.3.2 暫存器堆結構
6.3.3 代價分析
6.3.4 性能分析
6.3.5 THUASDSP2004處理器
6.4 MOSI體系結構
6.4.1 概述
6.4.2 MOSI微體系結構
6.4.3 性能分析
6.5 基於VLIW的多核處理器
6.5.1 華威處理器
6.5.2 安騰處理器
習題
第7章 片上多核處理器
7.1 片上多核體系結構概述
7.1.1 片上多核體系結構簡介
7.1.2 多核體系結構和超執行緒技術的區別
7.1.3 多核多執行緒體系結構
7.2 晶片組對多核的支持
7.2.1 EFI概述
7.2.2 EFI對多核處理器的初始化
7.2.3 EFI對多核作業系統的支持
7.3 作業系統對多核的支持
7.4 典型片上多核架構
7.4.1 異構多核處理器
7.4.2 同構多核處理器
習題
參考文獻
