宏單元

宏單元(或邏輯單元)是PLD/FPGA的最基本單元,不同產品對這種基本單元的叫法不同,如LE,MC,CLB,Slices等,但每個基本單元一般都包括兩部分,一部分實現組合邏輯,另一部分實現時序邏輯。

宏單元(或邏輯單元)是PLD/FPGA的最基本單元,不同產品對這種基本單元的叫法不同,如LE,MC,CLB,Slices等,但每個基本單元一般都包括兩部分,一部分實現組合邏輯,另一部分實現時序邏輯。各個廠家的定義可能不一樣。對ALTERA的晶片,每個基本單元含一個觸發器;對Xilinx的部分晶片,每個基本單元單元含兩個觸發器。一般不用“門”的數量衡量PLD/FPGA的大小,因為各家對門數的算法不一樣,象ALTERA和Xilinx對門的計算結果就差了一倍,推薦用觸發器的多少來衡量晶片的大小。如10萬門的Xilinx的XC2S100有1200個slices,即含2400個觸發器;5萬門的ALTERA的1K50則含2880個LE,即2880個觸發器

相關詞條

相關搜尋

熱門詞條

聯絡我們