大規模積體電路測試技術

大規模積體電路測試技術

正文

大規模積體電路 (LSI)測試技術包括測試生成技術、回響鑑別技術、測試儀技術和易測設計技術等。LSI 電路的測試方法，首先是針對大規模集成存儲器和微處理器這類數字電路的。數字積體電路功能測試的一般過程是：將一系列邏輯信號(由“1”、“0”組合的測試碼)加到被測電路的輸入端，同時將輸出回響信號與預期設定的標準信號進行比較。根據比較結果鑑別被測電路功能是否正常。輸入測試碼的生成技術與輸出回響的鑑別技術相結合，遂形成各種功能測試方法，常用的幾種方法如表。

大規模積體電路測試技術

測試生成技術　生成測試序列（即測試碼的集合，亦稱測試圖案）的技術。主要的方法有三種。①隨機產生：用硬體產生大量偽隨機信號作為測試序列。此法的優點是圖案數據量大、速度高，不需要用輸入測試圖案存儲器，測試儀簡單；缺點是有產生“不合法”圖案的可能性，造成不確定狀態。②算法產生：按照簡單的算法，利用硬體實時產生測試序列。此法容易高速產生長而規則的圖案,不需要圖案存儲器,特別適合大規模集成存儲器的功能測試。③程式生成：由大型計算機執行測試生成程式而自動生成測試序列。測試生成程式是根據各種測試生成算法設計的。測試生成算法複雜、生成速度慢，因而必須利用圖案存儲器儲存所生成的圖案。這種方法適合電路研製部門使用。在無自動生成手段或自動生成的測試序列不夠完全時，也可用人工方法編制全部或部分測試序列，但人工生成花費時間較多。
回響鑑別技術　獲得預期標準回響，以鑑別被測電路的輸出回響是否正確的技術。採用的方法有：①自檢：將被測電路插入實用系統，根據系統執行應用程式（或診斷程式）操作的結果鑑別被測電路的功能是否正常的自測方法。這種方法的主要優點是測試在實用環境下進行，無需專用測試設備，經濟簡便。但測試條件受到限制,測試靈活性差，唯有LSI電路需用量少的用戶採用此法。②實時比較：由硬體（如被測電路的標準品或仿真器）實時產生預期回響與被測電路回響進行比較（圖1a）。實時比較方式不需要大容量存儲器存儲測試序列和標準回響的數據，因而測試設備簡單。在更改測試序列時，預期回響自動產生相應的變化，所以使用方便。隨機產生測試時，因測試序列很長，特別適於採用這種比較方式。但比較方式對標準電路的依賴性很大，當每種被測電路測試時都要有相應的標準品。③存儲比較：將所產生的標準回響事先存入大容量存儲器，測試前調入高速測試圖案緩衝存儲器，測試時從中取出再與被測回響比較(圖1b)。這種方式獲得預期回響的方法有程式生成、標準電路產生和人工編制等。其主要優點是測試時不再依賴標準電路，特別適於電路性能分析測試使用。但必須使用大容量存儲器和高速圖案緩衝存儲器，測試設備複雜。④壓縮比較：將被測回響和預期回響通過圖案壓縮器壓縮後進行比較，可避免大量比較和儲存輸出數據（圖1c）。此法測試設備簡單，特別適合現場維修用。數據壓縮方法有跳變計數法和特徵分析法等。前者是計數輸出回響中“0”到“1”和“1”到“0”的跳變次數；後者是利用特徵分析器而形成特徵碼。

大規模積體電路測試技術

測試議技術 測試儀按功能有專用測試儀和通用(綜合)測試儀兩類。①專用測試儀:專門測試一種或一類電路的測試設備，如存儲器測試儀、微處理器測試儀、手錶電路測試儀等。這類測試儀主要用於電路的生產測試和驗收測試。②通用測試儀：具有測試多種電路的能力。這類設備主要用在電路的研究與試製階段，進行各種特性測量、功能檢驗和結果分析等。
LSI測試系統由測試硬體和測試軟體組成,典型硬體結構如圖2。硬體結構中除計算機部分外，就是測試儀和測試處理器。測試處理器控制測試儀的所有單元，而測試儀包括功能測試和參數測試兩部分。

大規模積體電路測試技術

功能測試部分的測試圖案產生器，可以是算法圖案產生器,也可以是存儲圖案產生器,或是二者的結合。定時信號產生器產生時鐘信號和選通信號。時鐘信號與測試碼通過波形格式器形成輸入的測試信號，而選通信號確定輸出信號的檢測時間。管腳電路包括輸入驅動器和輸出檢測器,前者決定輸入信號的電平,後者檢測輸出信號的電平。此外，還有邏輯比較器供功能鑑別使用。程式電源中有的給管腳電路提供輸入、輸出高低電平的基準，有的給被測電路提供工作電壓。失效分析存儲器儲存測試過程中的失效信息。
參數測試部分的直流參數精密測試單元，是個能夠加電壓測電流和加電流測電壓的部件，供精密測量電路直流參數使用。交流參數精密測試單元多為選購件，供精密測量電路交流（時間）參數使用。
軟體結構是自動測試系統的重要組成部分，其組成依測試系統的規模而異，一般包括四方面的軟體。①作業系統：包括外設管理、檔案管理、存儲管理和其他實用程式；②運行系統：包括測試監控程式、器件測試程式和系統診斷程式；③開發系統：包括測試程式的編輯程式、編譯程式和測試實用程式（供算法圖案產生和存儲回響的模擬與仿真用）；④報告系統：包括測試分析程式和數據簡化程式。
易測設計技術　電路設計時採取的增加易測性的措施，即採用易測結構和自測方法。因為數字電路越複雜，其測試生成就越困難，對於高度時序電路更是如此。這就要求邏輯和晶片設計者在設計電路時必須考慮電路是否容易測試的問題，即需要進行電路的易測設計。

配圖

相關連線