發展歷史
第一階段
PLD誕生及簡單PLD發展階段
二十世紀七十年代,熔絲編程的PROM(ProgrammableReadOnlyMemory)和PLA(ProgrammableLogicArray)的出現，標誌著PLD的誕生。可程式邏輯器件最早是根據數字電子系統組成基本單元-門電路可程式來實現的,任何組合電路都可用與門和或門組成,時序電路可用組合電路加上存儲單元來實現.早期PLD就是用可程式的與陣列和(或)可程式的或陣列組成的。
PROM是採用固定的與陣列和可程式的或陣列組成的PLD,由於輸入變數的增加會引起存儲容量的急劇上升，只能用於簡單組合電路的編程。PLA是由可程式的與陣列和可程式的或陣列組成的，克服了PROM隨著輸入變數的增加規模迅速增加的問題，利用率高，但由於與陣列和或陣列都可程式,軟體算法複雜，編程後器件運行速度慢，只能在小規模邏輯電路上套用。現在這兩種器件在EDA上已不再採用，但PROM作為存儲器，PLA作為全定製ASIC設計技術，還在套用。
二十世紀七十年代末，AMD公司對PLA進行了改進，推出了PAL(ProgrammableArrayLogic)器件，PAL與PLA相似，也由與陣列和或陣列組成，但在編程接點上與PAL不同,而與PROM相似，或陣列是固定的，只有與陣列可程式。或陣列固定與陣列可程式結構，簡化了編程算法,運行速度也提高了，適用於中小規模可程式電路。但PAL為適應不同套用的需要，輸出I/O結構也要跟著變化，輸出I/O結構很多，而一種輸出I/O結構方式就有一種PAL器件，給生產，使用帶來不便。且PAL器件一般採用熔絲工藝生產，一次可程式，修改電路需要更換整個PAL器件，成本太高。現在PAL已被GAL所取代。
以上可程式器件，都是乘積項可程式結構，都只解決了組合邏輯電路的可程式問題，對於時序電路，需要另外加上鎖存器，觸發器來構成，如PAL加上輸出暫存器，就可實現時序電路可程式。
第二階段
乘積項可程式結構PLD發展與成熟階段
二十世紀八十年代初，Lattice(萊迪思)公司開始研究一種新的乘積項可程式結構PLD。1985年推出了一種在PAL基礎上改進的GAL(GenericArrayLogic)器件。GAL器件首次在PLD上採用EEPROM工藝，能夠電擦除重複編程，使得修改電路不需更換硬體，可以靈活方便地套用，乃至更新換代。
在編程結構上，GAL沿用了PAL或陣列固定與陣列可程式結構，而對PAL的輸出I/O結構進行了改進，增加了輸出邏輯宏單元OLMC(outputLogicMacroCell),OLMC設有多種組態，使得每個I/O引腳可配置成專用組合輸出,組合輸出雙向口，暫存器輸出,暫存器輸出雙向口，專用輸入等多種功能，為電路設計提供了極大的靈活性。同時，也解決了PAL器件一種輸出I/O結構方式就有一種器件的問題，具有通用性。而且GAL器件是在PAL器件基礎上設計的，與許多PAL器件是兼容的，一種GAL器件可以替換多種PAL器件，因此，GAL器件得到了廣泛的套用.目前，GAL器件主要套用在中小規模可程式電路，而且，GAL器件也加上了ISP功能，稱ispGAL器件。
二十世紀八十年代中期,ALTERA(阿特喇)公司推出了EPLD(ErasablePLD)器件,EPLD器件比GAL器件有更高的集成度,採用EPROM工藝或EEPROM工藝,可用紫外線或電擦除,適用於較大規模的可程式電路,也獲得了廣泛的套用.
第三階段
複雜可程式器件發展與成熟階段
二十世紀八十年代中期,Xilinx(西林克司)公司提出了現場可程式(FieldProgrammability)的概念,並生產出世界上第一片FPGA器件,FPGA是現場可程式門陣列(FieldProgrammableGateArray)的英文縮寫,現在已經成了大規模可程式邏輯器件中一大類器件的總稱.FPGA器件一般採用SRAM工藝,編程結構為可程式的查找表(Look-UpTable,LUT)結構.FPGA器件的特點是電路規模大,配置靈活,但SRAM需掉電保護,或開機後重新配置.
二十世紀八十年代末,Lattice公司提出了在系統可程式(In-SystemProgrammability,ISP)的概念,並推出了一系列具有ISP功能的CPLD器件,將PLD的發展推向了一個新的發展時期.CPLD即複雜可程式邏輯器件(ComplexProgrammableLogicDevice)的英文縮寫,Lattice公司推出CPLD器件開創了PLD發展的新紀元,也即複雜可程式邏輯器件的快速推廣與套用.CPLD器件採用EEPROM工藝,編程結構在GAL器件基礎上進行了擴展和改進,使得PLD更加靈活,套用更加廣泛.
複雜可程式邏輯器件現在有FPGA和CPLD兩種主要結構,進入二十世紀九十年代後,兩種結構都得到了飛速發展,尤其是FPGA器件現在已超過CPLD,走入成熟期,因其規模大,拓展了PLD的套用領域.目前,器件的可程式邏輯門數已達上千萬門以上,可以內嵌許多種複雜的功能模組,如CPU核,DSP核,PLL(鎖相環)等,可以實現單片可程式系統(SystemonProgrammableChip,SoPC).
拓展了的在系統可程式性(ispXP),是Lattice公司集中了E2PROM和SRAM工藝的最佳特性而推出的一種新的可程式技術.ispXP兼收並蓄了E2PROM的非易失單元和SRAM的工藝技術,從而在單個晶片上同時實現了瞬時上電和無限可重構性.ispXP器件上分布的E2PROM陣列儲存著器件的組態信息.在器件上電時,這些信息以並行的方式被傳遞到用於控制器件工作的SRAM位.新的ispXFPGATMFPGA系列與ispXPLDTMCPLD系列均採用了ispXP技術.
現在,除了數字可程式器件外,模擬可程式器件也受到了大家的重視,Lattice公司提供有ispPAC系列產品供選用.
分類
PLD的分類繁多,各生產廠家命名不一,一般可按以下幾種方法進行分類.
按集成度來區分
(1)簡單PLD,邏輯門數500門以下,包括PROM,PLA,PAL,GAL等器件.
(2)複雜PLD,晶片集成度高,邏輯門數500門以上,或以GAL22V10作參照,集成度大於GAL22V10,包括EPLD,CPLD,FPGA等器件.
從編程結構來區分
(1)乘積項結構PLD,包括PROM,PLA,PAL,GAL,EPLD,CPLD等器件.
(2)查找表結構PLD,FPGA屬此類器件.
從互連結構來分
(1)確定型PLD.確定型PLD提供的互連結構,每次用相同的互連線布線,其時間特性可以確定預知(如由數據手冊查出),是固定的,如CPLD.
(2)統計型PLD.統計型結構是指設計系統時,其時間特性是不可以預知的,每次執行相同的功能時,卻有不同的布線模式,因而無法預知線路的延時,如Xilinx公司的FPGA器件.
從編程工藝來區分
(1)熔絲型PLD,如早期的PROM器件.編程過程就是根據設計的熔絲圖檔案來燒斷對應的熔絲,獲得所需的電路.
(2)反熔絲型PLD,如OTP型FPGA器件.其編程過程與熔絲型PLD相類似,但結果相反,在編程處擊穿漏層使兩點之間導通,而不是斷開.
OTP是一次可程式(OneTimeProgramming)的英文縮寫,以上兩類都是OTP器件.
(3)EPROM型PLD,EPROM是可擦可程式唯讀存儲器(ErasablePROM)的英文縮寫,EPROM型PLD採用紫外線擦除,電可程式,但編程電壓一般較高,編程後,下次編程前要用紫外線擦除上次編程內容.
在製造EPROM型PLD時,如果不留用於紫外線擦除的石英視窗,也就成了OTP器件.
(4)EEPROM型PLD,EEPROM是電可擦可程式唯讀存儲器(ElectricallyErasablePROM)的英文縮寫,與EPROM型PLD相比,不用紫外線擦除,可直接用電擦除,使用更方便,GAL器件和大部分EPLD,CPLD器件都是EEPROM型PLD.
(5)SRAM型PLD,SRAM是靜態隨機存取存儲器(StaticRadomAccessMemory)的英文縮寫,可方便快速的編程(也叫配置),但掉電後,其內容即丟失,再次上電需要重新配置,或加掉電保護裝置以防掉電.大部分FPGA器件都是SRAM型PLD.
