版權資訊
書 名: SOPC系統設計與實踐
出版社： 北京航空航天大學出版社
出版時間： 2008
ISBN: 9787811243215
開本： 16
定價: 32.00 元
目錄
第1章總體概述1
1.1學習平台概述1
1.1.1軟體平台1
1.1.2硬體平台2
1.2Nios概述2
1.2.1第一代NIOS嵌入式處理器2
1.2.2第二代Nios嵌入式處理器3
1.2.3NiosII處理器的特性3
第2章Avalon匯流排規範5
2.1概述5
2.1.1術語5
2.1.2功能7
2.2Avalon匯流排信號8
2.2.1完整的信號類型列表9
2.2.2信號極性12
2.2.3信號命名12
2.2.4信號時序13
2.2.5傳輸特性13
2.3從連線埠傳輸14
2.3.1從設備信號14
2.3.2基本的從連線埠讀傳輸16
2.3.3基本的從連線埠寫傳輸20
2.4主連線埠傳輸23
2.4.1主信號24
2.4.2基本的主連線埠讀傳輸25
2.4.3基本的主連線埠寫傳輸26
2.4.4等待狀態、建立時間與保持時間27
2.5流水線讀傳輸27
2.5.1具有固定延時的從連線埠流水線讀傳輸28
2.5.2具有可變延時的從連線埠流水線讀傳輸29
2.5.3主連線埠的流水線讀傳輸30
2.6流傳輸控制31
2.6.1從連線埠傳輸的流控制31
2.6.2具有流控制的主連線埠傳輸34
2.7三態傳輸34
2.7.1三態從連線埠的傳輸35
2.7.2三態主連線埠的傳輸38
第3章SOPCBuilder40
3.1SOPCBuilder簡介40
3.1.1概述40
3.1.2SOPCBuilder系統結構41
3.1.3SOPCBuilder功能介紹43
3.2SOPCBuilder用戶接口概述44
3.2.1SOPCBuilder的使用44
3.2.2SystemContents選項卡45
3.2.3NiosIIMore“CPU”Settings選項卡49
3.2.4BoardSettings選項卡50
3.2.5SystemGeneration選項卡50
3.2.6首選項53
3.3存儲器映射接口的系統互聯結構54
3.3.1概述54
3.3.2地址解碼57
3.3.3數據的多路復用58
3.3.4等待狀態嵌入58
3.3.5高性能的流水線59
3.3.6流水線的管理60
3.3.7endian轉換60
3.3.8本地地址定位及動態匯流排大小60
3.4SOPCBuilder組件61
3.4.1概述61
3.4.2組件目錄的結構與內容63
3.4.3組件目錄位置64
3.5組件編輯器65
3.5.1HDLFiles選項卡66
3.5.2Signals選項卡67
3.5.3Interfaces選項卡69
3.5.4SWFiles選項卡71
3.5.5ComponentWizard選項卡71
3.6目標板描述73
3.6.1概述73
3.6.2創建目標板描述74
3.6.3目標板描述編輯器的使用78
3.7引腳映射84
3.7.1概述84
3.7.2設計流程85
3.7.3引腳映射GUI86
第4章嵌入式外圍設備88
4.1SDRAM控制器核心88
4.1.1概述88
4.1.2在SOPCBuilder中示例核心91
4.1.3硬體仿真93
4.1.4時鐘、PLL和時序95
4.2CFIFlash控制器99
4.2.1概述99
4.2.2在SOPCBuilder中綜合核心100
4.2.3軟體設計模型101
4.3EPCS器件控制器核心102
4.4DMA控制器核心104
4.4.1概述104
4.4.2基本功能描述104
4.4.3在SOPCBuilder中示例核心106
4.4.4軟體設計模型107
第5章NiosII軟體設計108
5.1NiosII概述108
5.1.1概述108
5.1.2開發環境108
5.1.3第三方支持110
5.2NiosIIIDE110
5.2.1概述110
5.2.2NiosIIIDE工作檯110
5.2.3建立新的工程110
5.2.4組建並編輯工程112
5.2.5運行和調試程式114
5.2.6編輯Flash117
5.2.7幫助系統118
5.3HAL系統庫簡介119
5.3.1概述119
5.3.2開始設計119
5.3.3HAL的結構119
5.4使用HAL進行程式開發122
5.4.1概述122
5.4.2NiosIIIDE工程結構122
5.4.3system.h系統說明檔案123
5.4.4數據寬度和HAL類型的定義124
5.4.5UNIX風格的接口124
5.4.6檔案系統125
5.4.7使用字元模式器件126
5.4.8使用定時器127
5.4.9使用Flash器件129
5.4.10使用DMA器件134
5.4.11縮減代碼138
5.4.12引導程式序列和入口140
5.4.13存儲器的使用142
5.4.14HAL系統庫檔案路徑145
5.5為HAL開發硬體驅動145
5.5.1概述145
5.5.2創建硬體驅動的開發流程146
5.5.3SOPC編輯器146
5.5.4硬體訪問147
5.5.5為HAL器件創建驅動程式148
5.5.6將器件驅動集成到HAL155
5.5.7縮減代碼量158
5.5.8命名空間的分配159
5.5.9越過默認器件驅動160
5.6異常處理160
5.6.1概述160
5.6.2NiosII異常概述160
5.6.3中斷服務程式162
5.6.4中斷服務程式性能165
5.6.5提升中斷服務程式的性能165
5.6.6調試中斷168
5.6.7中斷編寫的指導總結168
5.6.8HAL異常控制器169
5.7高速快取與緊耦合存儲器172
5.7.1概述172
5.7.2高速快取初始化173
5.7.3寫器件驅動程式174
5.7.4編寫裝載程式或者自修改代碼175
5.7.5多CPU系統的高速快取管理176
5.7.6緊耦合存儲器177
第6章實驗板電路178
6.1實驗板特點178
6.2存儲電路179
6.3配置電路181
6.4按鍵及LED電路182
6.5LCDModule接口電路185
6.6E2PROM及buzzer電路186
6.7PS/2及VGA接口電路187
6.8紅外發射及接收電路188
6.9RS232接口電路188
6.10時鐘及鎖相環電路190
6.11I/O分配190
6.12電源電路191
第7章Nios基礎實驗193
7.1流水燈實驗193
7.2JTAGUART通信實驗207
7.3LCM顯示實驗216
7.4按鍵中斷實驗219
7.5計數顯示實驗223
7.6建立帶Flash的NiosII系統及配置方法225
7.7定時器編程229
7.8I2CControllerIPCore的使用233
第8章基於Nios控制的DDS信號發生器236
8.1設計簡介236
8.1.1設計需求236
8.1.2DDS原理簡介236
8.2設計方案論證238
8.2.1使用MCU+FPGA+DAC的方案238
8.2.2FPGA+DAC的方案239
8.2.3方案論證與選擇240
8.3系統框圖及實現原理240
8.3.1系統框圖240
8.3.2實現原理241
8.4軟硬體設計241
8.4.1DAC模組電路設計241
8.4.2NiosII硬體部分設計242
8.4.3DDS硬體部分設計243
8.4.4C語言部分設計244
8.5小結245
第9章NiosIIFlash編程器246
9.1在SOPCBuilder下定製目標板246
9.2NiosIIFlash編程器的使用248
9.2.1NiosIIFlash編程器概述249
9.2.2燒寫內容到Flash252
9.2.3在SOPCBuilder系統中例化Flash255
9.3協控制器EPM240的工作原理258
第10章通過實例講解IPCore的設計過程260
10.1概述260
10.2SOPC設備設計流程261
10.3設計實例一263
10.4設計實例二270
第11章基於NiosII控制的TFT液晶顯示276
11.1概述276
11.2硬體部分設計277
11.2.1硬體電路接口277
11.2.2建立系統277
11.3軟體控制部分設計279
11.3.1驅動設計279
11.3.2漢字型檔及其顯示283
11.4小結286
參考文獻287
……
