簡介
SOI是“Silicon-on-insulator”的簡稱，中文譯為“絕緣體上的矽”。國際上公認，SOI是21世紀的微電子新技術之一和新一代的矽基材料，無論在低壓、低功耗電路、耐高溫電路、微機械感測器 、光電集成等方面，都具有重要套用。上世紀90年代末，IBM 大規模開展SOI技術的民用化，SOI被廣泛用於超速計算機伺服器中，同時帶動國際上一批著名的跨國公司進入這項技術的開發。
目前SOI技術已開始在世界上被廣泛使用，SOI材料約占整個半導體材料 市場的30%左右，預計到2010年將占到50%左右的市場。Soitec公司（世界最大的SOI生產商）的2000年～2010年SOI市場預測以及2005年各尺寸SOI矽片比重預測了產業的發展前景。
2008年12月，在上海新傲科技有限公司研發平台上，通過技術創新，製備出我國第一片8英寸鍵合SOI晶片，實現了SOI晶片製備技術的重要突破。
發展歷史
2006年隨著65納米工藝的成熟，英特爾公司65納米生產線步入大批量生產階段。除英特爾外，美國德州儀器、韓國三星、日本東芝等世界上重要的半導體廠商的65納米生產線也紛紛投產。45納米處在研發階段，如英特爾己有兩座12英寸廠開始試產，估計到2010年進入量產。
積體電路發展到目前極大規模的納米技術時代，要進一步提高晶片的集成度和運行速度，現有的體矽材料和工藝正接近它們的物理極限，在進一步減小積體電路的特徵尺寸方面遇到了嚴峻的挑戰，必須在材料和工藝上有新的重大突破。目前在材料方面重點推動的絕緣體上的矽(SOI,Silicon-on-insulator)等，被業界公認為納米技術時代取代現有單晶矽材料的解決方案之一，是維持Moore定律走勢的一大利器。
優缺點
優點
絕緣體上的矽(SOI，silicon—on—insulator)指的是絕緣層上的矽。它是一種具有獨特的“si／絕緣層／si”三層結構的新型矽基半導體材料。它通過絕緣埋層(通常為SiO)實現了器件和襯底的全介質隔離，在器件性能上具有以下優點：
1)減小了寄生電容，提高了運行速度。與體矽材料相比，SOI器件的運行速度提高了20—35％；
2)具有更低的功耗。由於減小了寄生電容，降低了漏電，SOI器件功耗可減小35—70％；
3)消除了閂鎖效應；
4）抑制了襯底的脈衝電流干擾，減少了軟錯誤的發生；
5）與現有矽工藝兼容，可減少13—20％的工序。
SOI在高性能超大規模積體電路、高速存貯設備、低功耗電路、高溫感測器、軍用抗輻照器件、移動通訊系統、光電子集成器件以及MEMS(微機電)等領域具有極其廣闊的套用前景，被國際上公認為“21世紀的矽積體電路技術。”
材料缺陷
SOI材料經體矽材料加工而成，其體內包含的缺陷有的是從體矽材料中引入或與體矽中的形態特徵類似，如位錯、堆垛層錯或微缺陷等。對於這些缺陷人們在體矽中已經有了一定的了解，本文將不作介紹。這裡我們主要將目光放在注氧隔離方法製備SOI材料過程中引入的較特殊的缺陷，和一些只有在SOI這種特殊結構中才會出現的“缺陷”。注氧隔離技術(sIMOX)是製備SOI材料的主流技術之一，即利用向矽中注入氧離子並結合高溫退火的方法在矽片體內形成一層Si02絕緣層。
表征表面濺射及表面態
離子注入形成的埋氧層過程中高能氧離子會對矽片表面產生濺射作用，其濺射速度是每個注入的氧離子濺射掉0．1～o．2個矽原子，通常用濺射係數S來表征。不同注入能量的濺射速度有所不同，其變化範圍為0．32(50keV)～o．13(300keV)E31．通常為了減少濺射對表面質量的影響，在離子注入之前會預先將矽片表面氧化，這樣就可以降低濺射的程度，並且可以防止離子注入過程中的“通道效應”，更好地控制注入深度。注入完成後可以利用HF酸將氧化層去除。隨著頂層矽厚度的降低，表面懸掛鍵對SOI層電性能的影響不斷增大。2006年Nature上有文章稱當頂層矽的厚度到10nlTl後，由於表面缺陷能級與SOI／BC)x界面能級相互影響，會改變頂層矽的費米能級促進其導電性，這種促進作用甚至會掩蓋摻雜的效果。Lm等口o]用掃描隧道顯微鏡(STM)表征SOI(100)表面的狀況時發現，當頂矽層較厚時STM可以對SOI表面質量進行很好地表征，根據所獲得的結果顯示SOI材料表面狀況可以與體矽相當。但是當頂矽層厚度降低至35nlTl後，由於表面及si／Si02界面的“C缺陷”引入的缺陷能態使費米能級發生釘扎效應，引起頂矽層自由載流子呈現耗盡的狀態，使其無法獲得穩定的原子級圖像。為了解決這一問題，P．Sutter等提出，利用STM對超薄SO!材料表面狀況表征之前，先沉積1ML的Ge對表面修飾，經過修飾的超薄SOI材料可以被很好地表征。利用這一改進他們成功地對頂矽層小於10nnl的SOI材料表面狀況進行了表征。有趣的是，在實驗中他們發現儘管有了GeML的修飾，超薄SoI材料頂矽層的電阻率還是比較大，這一發現與文獻中的結果剛好相反。
Si／Si02界面
標準的SOI材料含有2個Si／SiQ界面，分別稱之為上界面和下界面。上下界面處所存在的缺陷類型是不同的，而且不同的製備方法在界面處產生的缺陷也是不同的。離子注入形成埋氧層的過程中，高能氧離子轟擊矽原子使其離開本徵的位置變成自間隙矽原子，這些自間隙矽原子中的一部分會向表面處擴散並在表面處再構，當表面再構的速率小於生成速率時，自間隙原子就會在體內聚集，產生大量的應力。當應力過大之後就會通過形成位錯等缺陷釋放，從而在下界面處形成複雜的損傷層。這些損傷層會成為位錯的發源地和各種金屬的吸雜處。Skoru-pa等最早提出離子注入N形成氮化物時其周圍的缺陷損傷區域可以成為金屬雜質的有效吸雜中心。
Si／SiOz界面系統中存在多種形式的電荷或能量狀態，對器件的電性能影響很大，特別是對全耗盡型器件。對界面態的研究也是通過研究其電學性能來進行的。
在柵極上施加頻率為F的周期性三角波信號V，當器件進入反型時，其反型層內少數載流子由源和漏提供，部分少數載流子可能會被界面態陷住。轉換柵壓使器件處於積累狀態時，反型層中載流子將流向源漏而快速消失。界面態上陷住的少數載流子將與來自襯底的多數載流子複合，這種多數載流子的流動就構成了電荷泵電流。當該技術套用於SOI-MOSFET時，由於埋氧層的存在導致施加的脈衝需要有很高的振幅，同時為了獲得較高的信噪比，也要求電荷泵的頻率很高。
反型情況下，少數載流子由N+極提供，P+測量電荷泵電流。在前柵上施加脈衝可以測量正界面陷阱密度，而在襯底(背柵)上施加脈衝就可以測量背面陷阱密度。
製備技術
SOI 材料是SOI 技術發展的基礎，SOI 技術的發展有賴於SOI材料的不斷進步。缺乏低成本、高質量的SOI材料一直是制約SOI技術進入大規模工業生產的首要因素。近年來，隨著SOI材料製備技術的成熟，制約SOI技術發展的材料問題正逐步被解決。SOI材料的製備技術歸根結底包括兩種,即以離子注入為代表的注氧隔離技術(Speration-by-oxygenimplantation,即SIMOX)和鍵合(Bond)技術。鍵合技術包括傳統的BondandEtchback(BESOI)技術和法國SOITEC公司創始人之一M.Bruel提出結合氫離子注入與鍵合的注氫智慧型剝離技術(Smart-cut),以及陳猛博士於2005年提出的將注氧隔離與鍵合相結合的SimbondSOI材料製備新技術。以下對各種技術的套用現狀與優缺點做一些闡述。
注氧隔離技術
注氧隔離技術(SIMOX,SeperationbyImplantationofOxygen)。是發展最早的SOI圓片製備技術之一，曾經也是很有希望大規模套用的SOI製備技術之一。採用此技術在普通圓片的層間注入氧離子，經超過1300℃高溫退火後形成隔離層。此方法有兩個關鍵步驟：高溫離子注入和後續超高溫退火。在注入過程中，氧離子被注入圓片裡，形成矽的氧化物沉澱。然而注入對圓片造成相當大的損壞，而二氧化矽沉澱物的均勻性也不很好。隨後進行的高溫退火能幫助修復圓片損傷區域並使二氧化矽沉澱物形成二氧化矽絕緣層，界面陡峭均勻。
法國SOITEC和美國IBIS以及IBM,日本的SUMCO以及日本的NipponSteel等曾經是SIMOX技術的大力推廣者。SOITEC在後來逐步發展成熟了SMART-CUT技術後基本徹底擯棄了SIMOX技術；而美國IBIS由於市場技術等原因也在2005年宣布放棄SIMOX材料製備技術從而集中於注入機的研製。在SIMOX發展過程中,SOITEC和IBIS都完善和成熟了高劑量(大約1.7E18/cm2)即全劑量(Full-dose)SIMOX製備技術;而日本的NipponSteel(現在被WACKER收購)的IZUMI發明了內部熱氧化(ITOX，InternalOxidization)工藝,是低劑量SIMOX技術發展過程中的里程碑，為新的低劑量SIMOX發展指明了發展方向。其後,IBM的D.K.Sadana等在IZUMI的基礎上,發展了新的改進的低劑量(MLD，ModifiedLowDose)SIMOX工藝。值得提出的是，IBM的研究人員在低劑量SIMOX圓片製備技術中作出了絕對的貢獻，迄今幾乎所有能夠產業化的低劑量SIMOX製備技術都來自於IBM研究人員的工作。其後，IBM同IBIS和SUMCO合作,使MLDSIMOX曾經發展到每個月定量向IBM在NEWYORK的EastFishkill提供8和12英寸SIMOX片的輝煌成就。但是,其後由於各種原因,IBIS於2005年最終宣布退出SIMOX材料製備,SIMOX在IBM的套用也逐漸減少。
中國科學院上海微系統與信息技術研究所林成魯研究員為首的研究小組，多年在SOI領域堅持研究,在推動我國SOI套用方面做了很多工作。陳猛博士在微系統所工作期間,發現了氧離子注入製備過程中的能量劑量關係,並以此製備低劑量SIMOX材料。上海新傲科技秉承微系統所林成魯研究員為首的長期積累,並於2001年引進美國IBIS公司的氧離子注入機及相關SIMOX生產工藝,生產4/5和6英寸SIMOX產品。上海新傲科技的成立,標誌著我國真正可以小批量生產SIMOX圓片。新傲科技成立後,產品曾在國內研究院所和高校得到研究使用,推動了國內SOI的相關技術研究的發展。
除新傲科技以外，北京師範大學、長沙電子48研究所等均在SIMOX研究方面有所涉及。長沙電子48所還獨立開發出了氧離子注入機,並發展了相關的製備工藝。
SIMOX的缺點在於長時間大劑量的離子注入，以及後續的長時間超高溫退火工藝，導致SIMOX材料質量和質量的穩定性以及成本方面難以得到有效的突破,這是目前SIMOX難以得到產業界的完全接受和大規模套用的根本原因。SIMOX的技術難點在於顆粒的控制、埋層特別是低劑量超低劑量埋層的完整性、金屬沾污、界面台的控制、界面和表面的粗糙度以及表層矽中的缺陷等，特別是質量的穩定性很難保證。
在4/5/6英寸SIMOX片的市場基本上是提供給大專院校和研究所做SOI技術實驗而用,迄今沒有形成產業規模；8英寸和12英寸SIMOX片目前只有日本的SUMCO和S.E.H能夠少量供應。總而言之，SIMOX在小尺寸（4、5和6英寸）的套用非常局限，大規模套用基本沒有形成；在大尺寸(8英寸和12英寸)的套用方面，IBM,Motorola以及AMD有少量使用，大尺寸SIMOX還需要在質量和質量的穩定性以及成本方面得到更進一步的提高。SIMOX的規模效應的來臨尚需時日。
鍵合技術
通過在矽和二氧化矽或二氧化矽和二氧化矽之間使用鍵合(Bond)技術，兩個圓片能夠緊密鍵合在一起，並且在中間形成二氧化矽層充當絕緣層。鍵合圓片在此圓片的一側削薄到所要求的厚度後得以製成。這個過程分三步來完成。第一步是在室溫的環境下使一熱氧化圓片在另一非氧化圓片上鍵合；第二步是經過退火增強兩個圓片的鍵合力度；第三步是通過研磨、拋光及腐蝕來減薄其中一個圓片直到所要求的厚度。
鍵合技術是同SIMOX同步發展起來的技術，兩者各自側重於不同套用需求。世界上曾經和現在可以提供鍵合產品的供應商包括日本的S.E.H，SUMCO,ToshibaCeramic,芬蘭的OKEMATIC（2002年，目前側重於MEMS用鍵合SOI的供應）,英國的BCO（有20多年的歷史）以及美國的ISONIC（於2006年宣布放棄鍵合SOI），韓國的LG(2005年放棄小尺寸鍵合SOI)以及上海新傲科技(2005年底建成5/6英寸中試線)。但是，真正能夠提供高質量鍵合產品的基本只有日本的S.E.H，目前基本達到量產規模的廠家，使用的均是日本的S.E.H公司產品。其它公司，基本是側重於供應大專院校與研究所以及小批量生產公司，更多的以樣品的形式提供鍵合產品。信息產業部電子24所毛如炎領導的團隊於2004年建成實驗室，生產4英寸的鍵合SOI產品。在陳猛博士領導下，上海新傲科技公司，於2005年中期同美國ACA公司合作開發鍵合技術，並於2005年12月成功的建成了一條中試生產線，生產5和6英寸鍵合SOI產品。該產品其後開始在國際多個公司論證並獲得良好的效果。
鍵合產品瞄準的客戶主要是高溫高壓器件、MEMS器件、汽車電子、感測器以及航空航天方面的特種器件等。在SOI沒有廣泛套用於民用器件前(1998年IBM第一個成功的使用SOI製備出的伺服器用CPU是SOI商業化的標誌)，鍵合SOI是SOI的主要材料製備技術，但市場增長緩慢。但是，隨著近年來PDP以及汽車電子等大量高壓高功率器件的廣泛套用和穩定增長，鍵合市場也不斷穩步成長。目前鍵合技術包括大量的量產客戶，如日本的Panasonic、TI、FUJI、NEC、Renesas、Toshiba、Denso等；歐洲的Philips、Atmel、Elmos、X-Fab等；韓國的Hynix；美國的NationalSemi、Maxim、ADI、Clare等。這些用戶大量使用5英寸和6英寸的鍵合SOI材料，少量客戶使用8英寸鍵合SOI圓片。
目前鍵合技術製備的5英寸和6英寸SOI在小尺寸SOI領域裡面占主要份額。鍵合技術的核心問題是表層矽厚度的均勻性控制問題，這是限制鍵合技術廣泛推廣的根本原因。目前的技術水品通常是+/-0.5μm,好的可以達到+/-0.3μm以內。除此之外，鍵合的邊緣控制、界面缺陷問題、翹曲度彎曲度的控制、滑移線控制、顆粒控制、崩邊、界面沾污等問題也是限制產業化製備鍵合SOI的關鍵技術問題。成品率和成本問題是鍵合產品被量產客戶接受的核心商業問題。
曾經有不同的研究人員提出過多種改進鍵合均勻性的方法和技術，但這些技術產品至目前為止，還難以批量向客戶供應。
注氧鍵合技術
在傳統的鍵合和離子注入技術的基礎上，陳猛博士於2005年提出了注氧鍵合技術（Simbond），以此解決傳統鍵合表層矽均勻性難以控制的問題。基於此，上海新傲科技公司於2005年年底生產出第一批SimbondSOI材料，均勻性達到+/-10nm,且埋層厚度可調。在此基礎上外延後頂層矽厚度均勻性可控制在+/-2.0%範圍內。該技術利用氧離子注入和後續的退火工藝，利用氧離子注入產生的一個分布均勻的離子注入層，並在退火過程中形成二氧化矽絕緣層。此二氧化矽絕緣層用來充當化學腐蝕阻擋層，可對圓片在最終拋光前器件層的厚度及其均勻性有很好的控制。由於在此工藝中，表層矽的均勻性由氧離子注入工藝來控制，因此，頂層矽均勻性很好。同時，絕緣埋層的厚度可隨意調節。一般來說，頂層矽的厚度均勻性可以控制在+/-10nm以內（頂層矽厚度小於300nm）。
如果為了獲得更厚的頂層矽，可以採用外延技術。考慮到單片式外延爐的均勻性一般可以控制在+/-2%甚至1.5%以內，因此，採用Simbond技術加上外延製備厚頂層矽SOI材料，頂層矽的厚度均勻性可以控制在+/-2%以內。
腐蝕阻擋層的缺陷和注入劑量的減小是一對矛盾。如何使用超低劑量製備出具有良好腐蝕阻擋效果的腐蝕阻擋層，是該技術能否實用化和得到產業界認可的關鍵。總而言之，注氧成本決定了最終SOI材料的成本，而腐蝕阻擋層的質量決定了最終SOI材料頂層矽以及在此基礎上外延生長的外延層的質量。
注氫鍵合技術（智慧型剝離，Smart-Cut）
1995年MBruel利用鍵合和離子注入技術的優點提出了智慧型剝離（Smart-Cut）技術。它是利用氫離子注入到矽片中，形成具有氣泡層的注氫片，與支撐矽片鍵合（兩個矽片中至少有一片的表面帶有熱氧化的SiO2覆蓋層），經適當的熱處理使注氫片從氣泡層處完整裂開，形成SOI結構。
Smart-cut技術的核心在於利用氫離子注入的特性結合常規鍵合技術，利用氫離子注入引起的剝離性能提高了頂層矽的均勻性。其它方面的控制同常規鍵合技術類似。Smart-cut技術問世以來，以法國SOITEC公司為主的研究發展了大量相關的技術，使Smart-cut成為現在站壟斷地位的薄膜SOI製備技術，其薄膜市場的占有率目前接近100%。SOITEC也憑藉Smart-cut技術成為世界上核心的薄膜SOI供應商。
目前世界上日本S.E.H和德國WACKER均取得了SOITEC的技術許可，可以生產8英寸和12英寸的Smart-cut產品。注氫鍵合技術一般也用於製備薄膜SOI材料。要製備頂層矽厚度大於1.5μm的SOI材料，需要外延技術的輔助。
套用領域
高端套用
8英寸和12英寸的薄膜SOI國際SOI市場95%的套用集中在8英寸（1英寸=25.4毫米）和12英寸大尺寸薄膜SOI，其中絕大多數用戶為尖端微電子技術的引導者，如IBM、AMD等。目前供應商為法國SOITEC、日本信越（SEH）、日本SUMCO，其中SOITEC對前兩家用戶供應了幾乎全部的SOI產品。其主要驅動力來自於高速、低功耗SOI電路，特別是微處理器（CPU）套用，技術含量高，附加值大。例如，2005-2006財務年度SOITEC公司銷售的SOI圓片，12英寸占60%，8英寸占28%，其他占12%。可見，SOI的高端套用，主要是需要12英寸的圓片。
SOI材料市場每年約擴大40％，2006年更是增長了將近100%。預計到2010年，規模將超過10億美元，遠遠高於矽材料每年7.7％的增長率。屆時SOI材料將占全部矽半導體材料的10％。最近，SOI材料在民用設備中的套用越來越多，任天堂“Wii”、索尼計算機娛樂（SCE）“PS3”、美國微軟“Xbox360”等3款最新遊戲機全部配備了採用SOI材料的處理器。今後，還有望套用於數位相機、平板電視和汽車等使用的處理器和SoC（系統晶片）。
IBM和AMD等公司是SOI技術的主要推動者。IBM在其紐約的12英寸生產線100%採用SOI材料以替代矽襯底材料，用SOI技術推出了新型AS/400伺服器系列，比目前的高端機型的速度幾乎快出4倍。IBM、SONY、TOSHIBA聯合開發SOI上90～45nm線寬的技術，並將S0I技術引入電子消費類晶片的生產中，市場非常廣闊。
AMD將SOI技術移植入所有PC處理器，用於Athlon64、Turion64、Opteron等,是目前全球最大的SOI材料消費者。AMD宣布轉移至65納米製程技術，並發表新一代高效能運算方案，推出高效能AMDAthlon64X2雙核心桌上型處理器。採用65納米線寬技術之AMD處理器，在同時執行多個應用程式時能發揮優異的效能，讓業者能開發體積小巧的個人計算機，適合住家與辦公室環境套用。在2007年中，AMD的Fab36晶圓廠將完全轉移至65納米技術。
隨著微處理器（CPU）、遊戲機晶片（GPU）製程對SOI技術需求愈來愈強，SOI已成為各大晶圓代工角逐核心客戶青睞的武器。台積電、聯電都不敢輕忽先進制程以下導入SOI技術大量生產的重要性，新加坡特許半導體則搶先在90納米製程便採用IBM授權，贏得微軟（Microsoft）XBOX360GPU訂單。台積電正評估未來45納米製程爭取代工CPU的可能性，未來更積極取得SOI技術勢在必行。
SOITEC公司為滿足全球對SOI與其它襯底不斷增加的需求，宣布其最新擴充發展策略。截至2006年3月為止，SOITEC在Bernin生產據點的投資已超過3.5億歐元，預計在設備裝設完成時的總投資將超過5億歐元，員工人數接近1000人。SOITEC針對300毫米晶圓的年產能預估將可從目前的72萬片提升至100萬片。SOITEC選擇在新加坡設立新的300毫米SOI晶圓廠，名為三號晶圓廠。2005財年，SOITEC公司與AMD簽訂了1億5000萬美元的SOI材料供貨契約，2006財年又新簽訂了3億5000萬美元的契約。
但是，Smart-cut技術擁有的薄膜SOI市場與Intel採用SOI與否極其相關。Intel的參與將極大的改變SOI的發展方向。
其它套用
4-6英寸SOI
SOI早期的主要套用集中在航空、航天和軍事，現在拓展到功率和智慧型器件以及微電子機械系統（MEMS）套用。特別是在汽車電子、顯示、無線通訊等方面發展迅速。由於電源的控制與轉換、汽車電子以及消費性功率器件方面對惡劣環境、高溫、大電流、高功耗方面的要求，使得為滿足可靠性方面的嚴格要求不得不採用SOI器件。在這些領域多採用5英寸和6英寸鍵合SOI材料，目前的用戶包括美國Maxim、ADI、TI，日本NEC、Toshiba、Panasonic、Denso、FUJI、Omron等，以及歐洲Philips、X-Fab等。這個領域的特點在於SOI器件技術相對比較成熟，技術含量相對較低，器件的利潤也相對較低，對SOI材料的價格比較敏感。在這些SOI材料用戶裡面，主要套用來源於各種套用中的驅動電路：如Maxim的套用於主要為手機接收端的放大器電路；Panasonic、TI、FUJI、Toshiba、NEC等主要套用在顯示驅動電路中的掃描驅動電路；Denso的套用主要在汽車電子、無線射頻電路等；Toshiba的套用甚至在空調的電源控制電路中；Omron主要在感測器方面；ADI也主要在高溫電路、感測器等；而Phillips的套用則主要是功率器件中的LDMOS，用於消費類電子中如汽車音響、音頻放大器等；韓國的Magnchip(Hynix)則為Kopin生產用於數位相機的顯示驅動電路和為LG生產的PDP顯示驅動電路等。 4到6英寸SOI的發展方向為高壓高功率器件、MEMS、感測器等領域。鍵合技術是生產4到6英寸厚埋層SOI材料的主流技術。SIMOX技術在本領域使用有限。
對於汽車電子方面的套用，諸如NXP(前PhilipsSemiconductor)、Denso(日本電裝株式會社)、Renesas(瑞薩)、Atmel(愛特梅爾)以及NationalSemiconductor(國家半導體)等公司正在使用SOI來幫助汽車製造商們設計出更安全、更舒適以及更便捷的汽車。DaimlerChrysler（戴姆勒克萊斯勒），BMW（寶馬）、Ford(福特)、GM(通用)、VW(德國大眾)、Toyota（豐田）以及更多的汽車廠商正在嘗試在跨多重套用和汽車網路協定使用的基於SOI的晶片。SOI使得晶片能夠在很高的溫度環境下（例如，在汽車引擎附近）運行，甚至在電子噪聲環境下也能夠正常運行。同時，它還能實現“智慧型功率”IC,即能夠將數碼、模擬以及功率組件緊密地封裝在同一隻晶片中。
集成光通訊方面
SOI作為一種結構材料，在集成無源光通信器件方面的套用在20世紀初曾經很火熱。在密集波分復用(DWDM)、波分復用(WDM)、光耦合VOA、AWG等方面都曾大量開展SOI的套用,試圖用於高速寬頻接口等方面。
但是,SOI在集成光通訊方面的套用在2000年後由於整個光通信市場的變化而迅速衰退。這方面的典型公司為英國Bookham。Bookham靠SOI基無源光通信器件發展起來而上市（IPO，InitialPublicOffering）首次公開募股成功,後來隨光通信市場的變化而完全淡出SOI基無源光通信領域,轉而發展基於傳統材料的有源光通信器件。
發展趨勢
應變矽 (sSOI)
應變矽是一種能夠提高載流子遷移率和增強器件性能的新技術。相對於採用別的高遷移率半導體材料，如III-V族化合物半導體，在矽中引入應變對CMOS器件製造工藝的影響更小，因而這項技術成為人們的首選。當前有兩類廣泛使用的製備應變矽的方法。一類是在電晶體製作前在襯底上形成應變矽晶片（strainedsiliconwafer），被稱作“全局”方案；另一類是在電晶體周圍通過“局部”膜層引入應變--工藝致應變（process-inducedstrain）。目前，國際上IC工業評價的應變矽襯底主要是兩種“全局”方案：直接在絕緣體上生長的應變矽（strainedsilicononinsulator,sSOI，應變SOI）以及在絕緣體上的弛豫矽鍺（sGOI）上生長的應變矽。
隨著SOI材料在器件套用中的普及，SOI技術也暴露出自身結構上存在的一些問題。其中最大的兩個問題為：
1）矽器件層電子遷移率和空穴遷移率偏低；
2）埋層SiO2的熱導率低，易導致“自加熱效應”。許多研究機構正致力於改進SOI結構，以提高頂層的電子遷移率和絕緣埋層的熱導率。
SOI頂層是用於製備器件有源層的區域。由於矽材料的電子遷移率偏低，進一步提高頂層的電子遷移率成為SOI研究的新趨勢，目前已出現絕緣層上應變矽(sSOI)和絕緣層上矽鍺(SGOI)技術。
絕緣體上矽鍺（sGOI）上生長的應變矽（應變矽/弛豫的鍺矽/SiO2/矽襯底）
先通過SIMOX和Smart-cut技術或氧化擴散法等製備SGOI（SiGeOnInsulator）材料,再在弛豫的矽鍺上生長應變矽。為實現應變Si結構所需的襯底材料一直是應變Si技術發展的瓶頸，SGOI材料被認為是滿足這一需要的良好襯底材料。這種結構中由於SiGe層的存在，頂層的Si薄層中將會存在張應變。顯然，由於Ge與Si晶格結構相同、晶格常數相差約4%，SiGe材料在工藝上與傳統積體電路工藝基本兼容，SiGe的組分可調又使得Si層的應變可調。
應變SOI，或絕緣體上應變矽（sSOI）（應變矽/SiO2/矽襯底）
這種技術直接在絕緣體上生長應變矽（sSOI），而無馳豫SiGe中間層。例如，AmberWave公司製備絕緣體上應變Si（sSOI）的過程如圖8所示：第一步，在普通Si片上外延遞變組分的SiGe層，然後在外延一層固定組分的馳豫SiGe層，最後外延應變Si層。利用CMP技術將應變Si表面拋光至粗糙度低於5埃（40μm×40μm）。第二步，利用Smart-Cut技術，在該外延片中注入氫，然後將其與一個覆蓋有氧化層的Si片鍵合，然後剝離，退火。第三步，應變Si表面殘留的SiGe層通過濕法腐蝕去除。上面兩種技術得到的都是“全局”應變矽晶片，其中，前一種技術包含有中間鍺矽層，在後續工藝中因為鍺的存在會導致某些集成問題，例如：
1）熱導致鍺外擴散到應變矽層並降低其中的應變。當鍺到達柵氧界面時，表面的陷阱密度會大大增加，降低了電晶體的性能和可靠性。2）雜質在鍺矽中的擴散與在矽中完全不同，這樣要重新設計源/漏的擴展範圍。鍺矽的低帶隙還增加了二極體的漏電流和電晶體的關斷電流。
3）螺位錯會增加二極體的漏電流，螺位錯密度要低到104/cm2才能把對二極體漏電流的影響減到最小。
由於sSOI具有應變矽的各種優點，且沒有含鍺襯底所面臨的各種缺陷與工藝極限而越來越受關注。就全耗盡器件結構而言，典型應變矽膜的厚度為10-20nm，如果與現有的部分耗盡設計完全兼容，可以將這一厚度提高至70nm。典型的應力值為1.5GPa±20Mpa，變化為1s（1sigmavariation）。
2006年7月，法國SOITEC公司宣布其套用於65納米線寬以下製程的絕緣層上應變矽晶圓已上市，並成為業界首款量產的應變矽襯底。SOITEC總裁André-JacquesAuberton-Hervé表示：“最新一批絕緣層上矽襯底，目標鎖定網路處理、運算、遊戲及高階無線產業內的高階套用，而對這些套用來說，速度及極低功率十分重要。除了讓晶片製造商可以更進一步擴大其產品的效能與功率優勢，我們新的絕緣層上應變矽將是未來的可延伸平台。”
絕緣體上鍺(GOI)
絕緣體上鍺(GOI)是高端矽基襯底材料領域的一項最新開發成果[9]。它對高性能CMOSIC以及光電探測器和太陽能電池都具有十分重要的意義。GOI能用作光電探測器（鍺吸收850nm波長的光的效率是矽的70倍），而且也能用來製作高速電晶體。基於鍺材料的電晶體的轉換速度能比矽的大3到4倍。由於鍺金屬能提高材料的電子遷移率，在未來的高速邏輯IC套用上，鍺材料遠景看好。GOI用作製造高速光電探測器（運行在30GHz），這使其理論上適用於探測速度>50Gb/sec的信號，使晶片上的光互連更接近現實。GOI技術能和矽CMOS工藝兼容，因為鍺能夠有選擇的放置在光電探測器所在的區域，所以新的探測器與標準的微晶片技術兼容。這種兼容性使得有可能在同一塊晶片上集成光電電路，比如在微處理器和其他電子器件上。GOI目前主要在以下幾個領域受到關註：高速CMOS器件、高頻CMOS器件、光電探測器以及太陽能電池等。
幾十年前人們就知道了鍺與矽相比所具有的速度優勢；然而，鍺氧化層的不穩定性使得當時製作MOS器件不太可行。如今，新一代的高k介質澱積技術，加上這些新的GOI襯底，給器件生產商在使用鍺上有更多的靈活性，從而迴避了MOS柵氧問題。體鍺晶圓要比矽重，且易碎。GOI有助於克服這些問題，並使鍺MOSFET技術與矽處理設備相兼容。套用於鍺施主的外延方法可以輕易地將其等比變化至300mm，但晶體缺陷可能會很高。對鍺表面進行處理是一項十分艱巨的任務，因為典型的矽清洗溶液會對鍺表面造成腐蝕，使表面變得粗糙。儘管已證實可用矽加工設備對GOI進行處理，且0.15微米器件已經製作成功，但MOSFET的Ion/Ioff比值卻十分不理想，而且遷移率值也需要進一步改善。鍺表面上的MOSFET質量是一個問題。但由於鍺的禁頻寬度很小(0.66eV)，所以鍺器件也承受著大漏電流的致命缺點，GOI技術必須解決由於鍺較窄的帶隙對結的漏泄和帶-帶調諧帶來的影響。
歐洲半導體領域三巨頭SOITEC、IMEC和Umicore宣布聯合開發GOI技術，Umicore側重於研發8英寸和12英寸單晶Ge晶片，而SOITEC用SmartCut技術研發GOI晶片，IMEC重點研究以Ge基工藝製備套用於45納米及以下製程的高性能CMOS電路。SiliconGenesis公司也宣稱他們正在研製GOI圓片。IBM宣布開發了一種基於新開發的GOI技術的高速光電探測器，他們製造GOI的方法是直接在很薄的SOI上生長鍺。
薄埋層的 SOI 材料
一般使用的薄膜SOI材料埋層厚度均在100nm以上，傳統鍵合SOI套用領域的厚膜SOI材料埋層厚度在1.0μm或以上。
埋層通常情況下為二氧化矽。由於二氧化矽的熱導率比較差，為了提高埋層的熱導率，人們逐步尋求薄埋層的SOI材料，同時保持良好的二氧化矽絕緣性。薄埋層SOI材料的埋層厚度一般在50nm左右，有的甚至低至20nm甚至更薄。
薄埋層SOI一般用於低壓器件，一方面保持了絕緣體上矽的優良結構，另一方面埋層有優良的導熱性能，是低壓絕緣體上矽的一個發展方向。
半導體公司中，AMD公司與日本東芝公司正在探索如何解決面向嵌入式系統的存儲器件的SOI中的浮體(FB)效應。事實上，調整浮體單元中金屬孔的密度能夠決定有效電壓閾值，因而決定了讀取的數據值是1或者是0。由於浮體存儲單元中沒有電容器件，因此嵌入的DRAM或SRAM單元僅占整個空間的一小部分。
作為高性能微處理器可能的嵌入式系統存儲解決方案，AMD公司已經獲得了InnovativeSilicon公司命名為Z-RAM技術的FB存儲版授權。東芝公司也正在調整面向其FB-RAM器件的超薄BOXSOI。東芝公司指出該RAM器件有望被用於前途看好的、高性能的、低成本的嵌入式存儲構架，進而實現了基於SOI的片上系統（SoC）。
面向射頻(RF)的SOI
當射頻晶片在體矽基板上形成時，矽的半導特性引起了基板中射頻信號的衰減。同時，矽的半導特性還會導致寄生干擾（串擾噪聲）的傳輸。將SOI套用於高阻抗基板上能夠顯著地改善晶片的高頻特性，極大地降低電阻衰減以及串擾噪聲。
高阻抗(HR)SOI基板為射頻和SoC電路設計師開闢了全新的境界，使得通常需要昂貴的III-V族複合物的功能（如天線切換）得以能夠整合到矽片中，實現了可比較的性能以及更高的整合水平，同時降低整個系統的成本。籍由絕緣的改進，更密集的晶片布局得以實施。SOI也確保了將經過處理的頂層移植到電子呈現惰性的基板上（例如：玻璃），從而更進一步改善了射頻的性能。
