宣傳語
權威專著•技術典藏
內容簡介
Allegro SiP和APD的軟體是Cadence公司的重要產品之一，並於2009年11月推出了SPB16.3 版，功能更加強大，本書是基於SPB16.3的基礎寫作的。本書主要是結合書中的具體實例，通過實際操作來熟悉系統級封裝設計的過程和方法。本書需要的實驗數據可以到網站下載。
本書主要介紹系統級封裝的設計方法。本書共分為11章：第1章系統級封裝設計介紹，介紹系統級封裝的歷史和發展趨勢， 以及對SiP、RFSiP、PoP等封裝的展望。第2章封裝設計前的準備，主要結合工具，了解一些常見的命令和工作環境，本章中有部分內容，可以在學完本書後再進行練習。第3章系統封裝設計基礎知識，主要是了解一些設計的數據，如晶片（Die）、BGA、基板廠所用的參數。第4章建立晶片零件封裝，主要介紹如何創建Die的零件庫。第5章建立BGA零件庫，介紹如何創建BGA的零件庫。第6章導入網表檔案，可以根據實際情況建立DIE和BGA之間的連線關係。第7章電源銅帶和鍵合線設定，主要介紹建立電源銅帶、建立引線鍵合線等內容。第8章約束管理器，介紹了使用約束管理器建立物理約束和間距約束等。第9章布線和鋪銅，包括使用手動布線命令和自動布線命令進行布線等。第10章後處理和製造輸出，介紹了為鋪銅區域添加degassing孔、為Bond Finger建立阻焊開窗等。第11章協同設計，包括獨立式協同設計、實時的協同設計。
本書適合從事系統級封裝設計相關工作的人員參考學習，也可作為高等院校相關專業師生的參考書。
叢書序
隨著計算機、通信和消費類電子的發展，電子產品遍及了我們生活的方方面面，電子工業在全球得到了長足的發展，電子工業的發展也帶動了電子設計自動化技術。電子設計自動化技術（EDA）是在電子CAD技術基礎上發展起來的計算機軟體系統，是指以計算機為工作平台，融合了套用電子技術、計算機技術、信息處理及智慧型化技術的最新成果，進行電子產品的自動設計。利用電子設計自動化工具，電子工程師可以從概念、算法、協定等開始設計電子系統，大量工作可以通過計算機完成，並可以將電子產品從系統設計、電路設計、性能分析到設計出IC版圖、封裝或PCB板圖的整個過程在計算機上自動處理完成。新的工藝決定了電子設計自動化工具的發展，同時，電子設計自動化工具也決定了電子設計的周期和設計的複雜度。好的設計工具可以幫助客戶節約大量的時間，幫助客戶減少產品成熟的周期。
對今天的電子設計來說，電子產品朝著小型化、綠色設計和更加時尚的方式在發展。iPhone 4、iPad、雲計算、4G等產品的出現，帶來了更多的技術挑戰。USB 3.0的傳輸速率是4.8Gbps，USB 2.0的傳輸速率是480Mbps，可見新技術發展之快是難以想像的，採用USB 3.0傳輸同樣大小的數據速度是USB 2.0的10倍。新產品、新技術的出現，帶動了電子工業的發展。隨著電子工業的發展，整個電子工業向小型化、低功耗、高性能方向的轉變，對電子自動化設計工具要求越來越高。如何培養電子工程師，能夠滿足電子設計各個環節的需要是當前電子設計領域的迫切任務。“電子設計自動化叢書”叢書，主要通過實例、設計的流程的介紹和Cadence EDA工具的套用，來說明封裝和印刷電路板電子設計的整個過程，幫助讀者快速進入系統級封裝和PCB設計領域。
本系列叢書的主要特點：
內容完整，體系性強：本系列叢書包括從封裝設計到原理圖設計、印刷電路板設計的整個硬體開發流程，並包括信號完整性分析、企業硬體設計流程資料庫管理平台的建設，以及FPGA的協同設計。
理論與實踐相結合：本系列叢書不僅包括實際工具的套用、設計案例和相關基礎理論的論述，還結合實際的製造工藝要求、實際工程進行針對性的介紹。
邱善勤博士
2010年12月
前 言
電子封裝是電子產品的後段加工過程，傳統的封裝主要完成三大功能：一是對電子核心功能部分進行保護，使其免受外界影響或破壞；二是將電子功能部分與外界互連，實現電子器件的功能；三是物理尺度兼容，因為一般電子功能部分都很小，而它連線的部分都遠大於其本身，所以必須通過封裝來使功能部分與外系統板相互連線。隨著積體電路的出現，尤其是大規模、超大規模積體電路，以及20世紀90年代後期出現的系統級封裝，使電子封裝有了嶄新的內涵。除了傳統的三大功能外，多功能、小型化、高可靠、高密度等特殊功能都要通過封裝來實現。系統級封裝（System-on-Package，SoP或System-in-Package，SiP）技術是在單個封裝內集成多個裸片及外圍器件，完成一定系統功能的高密度集成技術。裸片可以採用堆疊、平鋪、基板內埋置方法，外圍器件採用薄膜形式埋置在基板內和表面安裝技術，實現電子系統小型化、高性能、多功能、高可靠性和低成本等特點。自從系統級封裝（SoP/SiP）20世紀90年代提出到現在，經過了學術討論和理論準備，政府﹑企業和學術界大規模投入資源進行技術基礎研究與套用研究，現在已經到了實際大規模套用的階段，業界廣泛認為它代表了今後電子技術發展方向之一。相對系統級晶片設計技術（System On Chip，SOC）而言，系統級封裝技術可在同一個封裝內集成多個採用不同半導體工藝的晶片，具備兼容多種IC（Integrated Circuit）工藝的優勢，同時也具有縮短研發周期的優勢。相對PCB設計來說，系統級封裝技術由於採用更加緊密的器件布局、更短的信號線長度，可以降低系統功耗和提高信號性能。
由於系統級封裝涉及面相當廣，而且還有很多技術正在研發中，不可能在一本書中全面且詳盡地對該技術進行描述。本書只是針對目前常用的三維晶片堆疊形式的系統級封裝介紹通用的設計流程。通過一個三維堆疊的裸晶片，全流程設計一個系統級封裝實際案例，用戶可以完整地實現系統級封裝設計。
本書第1~3、5、11章由王輝編寫，第4、6、7章由李君編寫，第8~10章由黃冕編寫；對於本書的編寫孫皖平（北京耀創）、王戰義、吳聲譽、劉彬（東好科技）提供了協助和審閱了部分章節；本書IC設計數據由李濤提供。在此一併表示感謝。
本書由陳蘭兵（Cadence研發總監）、萬里兮教授（中科院微電子所）審校。
讀者對本書內容有任何問題，請發郵件聯繫。
萬里兮
2010秋於北京
中科院微所封裝研究室
目 錄
第1章 系統級封裝設計介紹 1
1.1 系統級封裝的發展趨勢 1
1.2 系統級封裝研發流程 2
1.3 系統級封裝基板設計流程 3
1.4 Cadence 公司的SiP 產品 4
第2章 封裝設計前的準備 6
2.1 SiP的基本工作界面 6
2.2 SiP的環境變數 10
2.3 Skill語言和選單的配置 12
2.4 基本命令 13
第3章 系統封裝設計基礎知識 34
3.1 封裝設計的常見類型 34
3.2 新的設計 35
3.3 層疊的設定 37
3.4 創建焊盤（PADSTACK） 39
3.5 DXF檔案的導入 46
第4章 建立晶片零件封裝 48
4.1 建立晶片零件封裝5種方法套用介紹 48
4.2 Die Text-In Wizard方法 49
4.3 Die Generator方法 52
4.4 Die Symbol Editor方法 55
4.1.1 Create die symbol 55
4.4.2 Die Symbol Editor 60
4.5 D.I.E格式檔案導入方法 61
4.6 DEF格式檔案導入方法 62
第5章 建立BGA零件庫 64
5.1 創建BGA零件庫 64
5.2 帶嚮導的BGA零件庫 67
5.3 BGA Generator 72
5.4 BGA Text-In Wizard 76
第6章 導入網表檔案 80
6.1 網表檔案介紹 80
6.2 Login in方法 80
6.3 Netlist-in Wizard方法 82
6.4 Auto assign Net方法 84
6.5 Creat Net、Assign Net和Deassign Net方法 85
6.5.1 Create Net方法 85
6.5.2 Assign Net方法 86
6.5.3 Deassign Net方法 86
6.6 編輯網路的其他方法 87
6.6.1 Multi-Net Assignment方法 87
6.6.2 布線自動分配網路 88
6.6.3 PurgeunusedNets方法 89
第7章 電源銅帶和鍵合線設定 90
7.1 區域設定 90
7.2 建立電源銅帶 91
7.3 建立引線鍵合線 95
7.3.1 鍵合線限制條件 95
7.3.2 設定鍵合線線型 97
7.3.3 添加鍵合線 98
7.3.4 編輯鍵合線設定 102
7.4 Interposer 118
7.5 Spacer 120
7.6 Die Stacks 120
7.7 3D viewer 122
第8章 約束管理器（Constraint Manager） 126
8.1 約束管理器（Constraint Manager）介紹 126
8.2 物理約束（Physical Constraint）與間距約束（spacingConstraint） 130
8.2.1 Physical約束和Spacing約束介紹 130
8.2.2 建立Net Class 131
8.2.3 為Class添加對象（Assigning Objects to Classes） 131
8.2.4 設定Physical約束的Default規則 133
8.2.5 建立擴展Physical約束 134
8.2.6 為Net Class添加Physical約束 135
8.2.7 設定Spacing約束的Default規則 136
8.2.8 建立擴展Spacing約束 136
8.2.9 為Net Class添加Spacing約束 137
8.2.10 建立Net Class-Class間距規則 138
8.2.11 層間約束（Constraints By Layer） 138
8.2.12 Same Net Spacing約束 139
8.2.13 區域約束 139
8.2.14 Net屬性 142
8.2.15 Component屬性和Pin屬性 142
8.2.16 DRC工作表 143
8.2.17 設計約束 143
8.3 實例：設定物理約束和間距約束 144
8.3.1 Physical約束設定 145
8.3.2 Spacing約束設定 147
8.4 電氣約束（Electrical Constraint） 148
8.4.1 Electrical約束介紹 148
8.4.2 Wiring工作表 149
8.4.3impedance工作表 150
8.4.4 Min/Max Propagation Delays工作表 150
8.4.5 Relative Propagation Delay工作表 151
8.4.6 TotaletchLength工作表 152
8.4.7 Differential Pair工作表 152
8.5 實例：建立差分線對 156
第9章 布線和鋪銅 161
9.1 布線（Routing） 161
9.1.1 手動布線（Manual Routing） 161
9.1.2 自動布線（Auto Routing） 171
9.1.3 添加淚滴Add fillets 179
9.2 Power and Gnd layer shape 183
9.2.1 正片與負片 183
9.2.2 添加Shape 184
9.2.3 Shape參數設定 186
9.2.4 複製Shape 190
9.2.5 編輯Shape 190
9.3 實例：建立正片動態Shape 193
9.4 實例：分割平面 194
第10章 後處理和製造輸出 197
10.1 Degassing 197
10.2 Bond Finger Soldermask 199
10.3 Plating Bar的建立和刪除 200
10.4 Plating Bar Check 201
10.5 Report 201
10.6 鑽孔檔案 203
10.6.1 建立鑽孔圖 204
10.6.2 Drill Customizationspreadsheet205
10.6.3 建立NC參數檔案 207
10.6.4 輸出NC Drill檔案 208
10.7 光繪 208
10.7.1 光繪介紹 208
10.7.2 添加Photoplot Outline 209
10.7.3 光繪參數設定 210
10.7.4 建立底片控制記錄 213
10.7.5 輸出光繪檔案 215
10.7.6 查看光繪檔案 216
10.8 輸出DXF檔案 217
10.9 實例：製造輸出 219
10.9.1 輸出NC Drill檔案 221
10.9.2 輸出光繪檔案 224
第11章 協同設計 230
11.1 協同設計概述 230
11.2 獨立式協同設計 231
11.3 實時協同設計 237
參考資料 239
詞條圖冊更多圖冊
