CDNS自2004年起,Cadence已成為全球最大的電子設計技術、程式方案服務和設計服務供應商之一。其解決方案旨在提升和監控半導體、計算機系統、網路工程和電信設備、消費電子產品以及其它各類型電子產品的設計。主要產品為用於設計電子電路的軟體.Cadence總部位於美國加州聖何塞（en:SanJose,California），在全球各地設有銷售辦事處、設計及研發中心，現擁有員工約4850名，2003年收入約11億美元。
Cadence中國現擁有員工110人，擁有北京和上海兩個研究開發中心，銷售網路遍布全國。Cadence在上海先後建立了高速系統技術中心和企業服務中心，為用戶提供高質量、有效的專業設計和外包服務。Cadence北京研發中心主要承擔與美國總部EDA軟體研發任務，力爭提供給用戶更加完美的設計工具和全流程服務。Cadence公司2003年斥5000萬美元巨資在北京投資建立的中關村-Cadence軟體學院，立志為中國電子行業培養更多面向積體電路和電子系統的高級設計人才。
Cadence的電子設計自動化產品涵蓋了電子設計的整個流程，包括系統級設計,邏輯綜合(en:synthesis),功能驗證，IC綜合及布局布線，模擬、混合信號及射頻IC設計，全定製積體電路設計，IC物理驗證，PCB設計和硬體仿真建模等。全球知名半導體與電子系統公司均將Cadence軟體平台作為其全球設計的標準，其中：
Virtuoso平台提供具有矽精確性的手段用於設計客戶定製模擬電路、射頻電路以及混合信號積體電路。它包括一個設計要求驅動的環境、多模式的模擬、加速的版圖設計、高級矽分析、以及一個全晶片集成環境。
Encounter數字積體電路設計平台為實現很複雜、高性能的晶片提供經過驗證的設計工具和設計方法。該平台使用全新設計策略替代傳統的線性設計流程，最小化布線時間和全晶片設計疊代的時間。平台還確保獲得最高的QoS。他提供一個納米布線器，能夠根據性能和可製造性最佳化布線；超過5000萬門的極大容量的一體化資料庫；以及極高的效率。高度精確的矽虛擬原型技術能讓你快速簡單為很複雜、高性能的晶片在矽片上如何工作建立模型。該原型允許你探究修改和實現布局、布局規劃、以及其他關鍵後端功能的效應，而使用物理設計工具只需要一小部分時間。
Incisive功能驗證平台為大型複雜的晶片提供最快、最高效的驗證手段。它為開放設計和驗證標準還有模擬電路,混合信號電路驗證提供內生支持。同一個平台提供按需加速、事務級支持、en:HDL分析(en:linting)、覆蓋、調試與分析、以及測試生成。
Allegro系統互連平台能夠跨積體電路、封裝和PCB協同設計高性能互連。套用平台的協同設計方法，工程師可以迅速最佳化I/O緩衝器之間和跨積體電路、封裝和PCB的系統互聯。該方法能避免硬體返工並降低硬體成本和縮短設計周期。約束驅動的Allegro流程包括高級功能用於設計捕捉、信號完整性和物理實現。由於它還得到CadenceEncounter與Virtuoso平台的支持，Allegro協同設計方法使得高效的設計鏈協同成為現實。
同時，Cadence公司還提供設計方法學服務，幫助客戶最佳化其設計流程；提供設計服務，協助客戶進入新的市場領域。自1991年以來，該公司已連續在國際EDA市場中銷售業績穩居第一。目前Cadence的主要競爭對手有en:Synopsys,en:MentorGraphics,和en:MagmaDesignAutomation。
