基本信息
CMOS數字積體電路設計
書號： 52933
ISBN： 978-7-111-52933-0
作者： (美)查爾斯.霍金斯（Charles Hawkins）等
印次： 1-1
開本： 16
字數： 252千字
定價： 69.0
所屬叢書： 國外電子與電氣工程技術叢書
裝訂： 平
出版日期： 2016-04-15
內容簡介
本書重點介紹CMOS數字電子電路，讀者不必具有模擬電子電路的先驗知識。書中融合了作者在學術界及工業界的經驗，並提供大量例題，使讀者更好地將書中內容與工程實踐結合。<br /><br />半導體材料、二極體的物理性質和可視化模型；<br />nMOS與pMOS場效應電晶體的電路分析；<br />與積體電路設計密切聯繫的金屬互連線的電學特性；<br />CMOS反相器的電學特性、數值計算和功耗特性；<br />CMOS“與非”門、“或非”門及傳輸門的電學特性、電路調試與工程測試；<br />從布爾表達式到CMOS電晶體電路和多米諾電路的轉換；<br />時序電路信號的精確設計與部署，以及系統時序參數與約束；<br />SRAM的設計、SRAM單元的電晶體尺寸調整；<br />CMOS版圖的繪製步驟，以及最終形成晶片所需要的一系列有序的製造技術。
作者簡介
查爾斯·霍金斯（Charles Hawkins）?現任美國新墨西哥大學教授，電機系主任。他具有30年數字和模擬電子技術教學經驗以及晶片行業25年培訓經驗。他分別在美國Sandia國家實驗室、Intel、AMD、 Qualcomm、Philips公司完成實地研究項目。他是關於CMOS電子和電路分析的3本書籍的合著者。<br />佐米·塞古拉（Jaume Segura）?西班牙巴利阿里群島大學物理系教授。他負責講授研究生的VLSI設計及微電子測試工程課程，以及本科生的數字和模擬電子、微處理器及邏輯設計課程。他在Intel、Airbus、Philips 公司進行過大量研究和諮詢工作，並且是關於CMOS電子的兩本書籍的合著者。<br />雷曼·扎克斯哈（Payman Zarkesh-Ha）?美國新墨西哥大學ECE系的教授，他負責講授本科生和研究生的VLSI、數字和模擬電子等課程。他曾在LSI Logic公司工作5年，期間為下一代ASIC開發了互連結構設計。他發表了60多篇論文，擁有12項專利。他的研究興趣包括納電子器件和系統統計建模、可製造性設計及低功耗高性能的VLSI設計。
目錄信息
譯者序
序
前言
第1章 基本邏輯門和電路原理1
1.1 邏輯門和布爾代數1
1.2 布爾和邏輯門化簡3
1.3 時序電路4
1.4 電壓和電流定律6
1.4.1 連線埠電阻的觀察法分析6
1.4.2 基爾霍夫電壓定律與觀察法分析7
1.4.3 基爾霍夫電流定律與觀察法分析9
1.4.4 基於觀察法的分壓器和分流器混合分析10
1.5 電阻的功率消耗11
1.6 電容13
1.6.1 電容器能量與功率14
1.6.2 電容分壓器15
1.7 電感16
1.8 二極體非線性電路分析16
1.9 關於功率19
1.10 小結20
習題20
第2章 半導體物理24
2.1 材料基礎24
2.1.1 金屬、絕緣體和半導體24
2.1.2 半導體中的載流子：電子與空穴25
2.1.3 確定載流子濃度26
2.2 本徵半導體和非本徵半導體27
2.2.1 n型半導體28
2.2.2 p型半導體29
2.2.3 n型與p型摻雜半導體中的載流子濃度30
2.3 半導體中的載流子輸運30
2.3.1 漂移電流31
2.3.2 擴散電流32
2.4 pn結34
2.5 pn結的偏置35
2.5.1 pn結正偏壓36
2.5.2 pn結反偏壓36
2.6 二極體結電容37
2.7 小結38
參考文獻38
習題38
第3章 MOSFET40
3.1 工作原理40
3.1.1 作為數字開關的MOSFET40
3.1.2 MOSFET的物理結構41
3.1.3 MOS電晶體工作原理：一種描述性方法42
3.2 MOSFET輸入特性44
3.3 nMOS電晶體的輸出特性與電路分析44
3.4 pMOS電晶體的輸出特性與電路分析49
3.5 含有源極和漏極電阻的MOSFET53
3.6 MOS電晶體的閾值電壓54
3.7 小結55
參考文獻56
習題56
第4章 金屬互連線性質60
4.1 金屬互連線電阻60
4.1.1 電阻和熱效應62
4.1.2 薄膜電阻63
4.1.3 通孔電阻64
4.2 電容67
4.2.1 平行板模型67
4.2.2 電容功率68
4.3 電感69
4.3.1 電感電壓69
4.3.2 導線電感70
4.3.3 電感功率70
4.4 互連線RC模型71
4.4.1 短線的電容模型71
4.4.2 長線的電阻電容模型72
4.5 小結74
參考文獻74
習題74
第5章 CMOS反相器77
5.1 CMOS反相器概述77
5.2 電壓轉移曲線78
5.3 噪聲容限79
5.4 對稱電壓轉移曲線81
5.5 電流轉移曲線82
5.6 VTC圖形分析83
5.6.1 靜態電壓轉移曲線83
5.6.2 動態電壓轉移曲線85
5.7 反相器翻轉速度模型86
5.8 CMOS反相器功耗88
5.8.1 瞬態功耗88
5.8.2 短路功耗89
5.8.3 靜態泄漏功耗91
5.9 功耗與電源電壓調整91
5.10 調整反相器緩衝器尺寸以驅動大負載92
5.11 小結94
參考文獻94
習題94
第6章 CMOS“與非”門、“或非”門和傳輸門97
6.1 “與非”門97
6.1.1 電路行為98
6.1.2 “與非”門的非控制邏輯狀態98
6.2 “與非”門電晶體尺寸調整100
6.3 “或非”門102
6.3.1 電路行為102
6.3.2 “或非”門的非控制邏輯狀態102
6.4 “或非”門電晶體尺寸調整105
6.5 通過門與CMOS傳輸門108
6.5.1 通過門108
6.5.2 CMOS傳輸門109
6.5.3 三態邏輯門110
6.6 小結110
習題111
第7章 CMOS電路設計風格115
7.1 布爾代數到電晶體電路圖的轉換115
7.2 德摩根電路的綜合118
7.3 動態CMOS邏輯門120
7.3.1 動態CMOS邏輯門的特性120
7.3.2 動態電路中的電荷共享121
7.4 多米諾CMOS邏輯門123
7.5 NORA CMOS邏輯門125
7.6 通過電晶體邏輯門125
7.7 CMOS傳輸門邏輯設計127
7.8 功耗及活躍係數128
7.9 小結132
參考文獻132
習題132
第8章 時序邏輯門設計與時序137
8.1 CMOS鎖存器138
8.1.1 時鐘控制的鎖存器138
8.1.2 門控鎖存器139
8.2 邊沿觸發的存儲元件140
8.2.1 D觸發器140
8.2.2 時鐘的邏輯狀態141
8.2.3 一種三態D觸發器設計141
8.3 邊沿觸發器的時序規則142
8.3.1 時序測量143
8.3.2 違反時序規則的影響144
8.4 D觸發器在積體電路中的套用145
8.5 帶延時元件的tsu和thold145
8.6 包含置位和復位的邊沿觸發器147
8.7 時鐘生成電路148
8.8 金屬互連線寄生效應151
8.9 時鐘漂移和抖動151
8.10 晶片設計中的整體系統時序152
8.10.1 時鐘周期約束152
8.10.2 時鐘周期約束與漂移153
8.10.3 保持時間約束153
8.10.4 考慮漂移和抖動的時鐘周期約束154
8.11 時序與環境噪聲156
8.12 小結157
參考文獻157
習題158
第9章 IC存儲器電路163
9.1 存儲器電路結構164
9.2 存儲器單元165
9.3 存儲器解碼器166
9.3.1 行解碼器166
9.3.2 列解碼器167
9.4 讀操作168
9.5 讀操作的電晶體寬長比調整169
9.6 存儲器寫操作170
9.6.1 單元寫操作170
9.6.2 鎖存器轉移曲線170
9.7 寫操作的電晶體寬長比調整171
9.8 列寫電路173
9.9 讀操作與靈敏放大器174
9.10 動態存儲器177
9.10.1 3電晶體DRAM單元177
9.10.2 1電晶體DRAM單元178
9.11 小結179
參考文獻179
習題179
第10章 PLA、CPLD與FPGA181
10.1 一種簡單的可程式電路——PLA181
10.1.1 可程式邏輯門182
10.1.2 “與”/“或”門陣列183
10.2 下一步：實現時序電路——CPLD184
10.2.1 引入時序模組——CPLD184
10.2.2 更先進的CPLD186
10.3 先進的可程式邏輯電路——FPGA190
10.3.1 Actel ACT FPGA191
10.3.2 Xilinx Spartan FPGA192
10.3.3 Altera Cyclone Ⅲ FPGA194
10.3.4 如今的FPGA196
10.3.5 利用FPGA工作——設計工具196
10.4 理解編程寫入技術196
10.4.1 反熔絲技術196
10.4.2 EEPROM技術198
10.4.3 靜態RAM開關技術199
參考文獻199
第11章 CMOS電路版圖200
11.1 版圖和設計規則200
11.2 版圖設計方法：布爾方程、電晶體原理圖和棒圖201
11.3 利用PowerPoint進行電路版圖布局202
11.4 設計規則和最小間距203
11.5 CMOS反相器的版圖布局204
11.5.1 pMOS電晶體的版圖204
11.5.2 重溫pMOS電晶體版圖的設計規則205
11.5.3 nMOS電晶體版圖205
11.5.4 將電晶體合併到共同的多晶矽柵下206
11.6 根據設計規則最小間距繪製完整的CMOS反相器207
11.7 多輸入邏輯門的版圖207
11.8 合併邏輯門標準單元版圖209
11.9 更多關於版圖的內容210
11.10 版圖CAD工具211
11.11 小結211
第12章 晶片是如何製作的212
12.1 積體電路製造概覽212
12.2 矽晶圓片的製備213
12.3 生產線的前端和後端213
12.4 生產線前端工藝技術214
12.4.1 矽的氧化214
12.4.2 光刻214
12.4.3 蝕刻216
12.4.4 沉積和離子注入216
12.5 清潔和安全性操作217
12.6 電晶體的製造218
12.7 生產線後端工藝技術218
12.7.1 濺射工藝219
12.7.2 雙金屬鑲嵌法（大馬士革工藝）219
12.7.3 層間電介質及最終鈍化220
12.8 CMOS反相器的製造220
12.8.1 前端工藝操作220
12.8.2 後端工藝操作221
12.9 晶片封裝221
12.10 積體電路測試222
12.11 小結222
參考文獻222
章末偶數編號習題參考答案223
索引228
