內容提要
數位訊號處理器（DSP）的套用十分廣泛，速度快、功能強大的DSP晶片不斷推陳出新。本書全面、系統地介紹ADI公司ADSP-21xx系列和ADSP-2106x系列DSP的工作原理、結構和套用，並提供了大量的程式實例。全書共分為上、下兩篇，共21章，包括16位定點DSP和32位浮點DSP處理器的計算單元、程式控制、數據定址、串口、主機接口、模擬接口、存儲器接口、DMA、多處理器系統、鏈路口、系統接口及系統設計等內容。
本書面向通信,電子類專業的教學,科研和工程設計人員可作本科高年級學生和碩士研究生的教材,也可供相關
ADSP系列數位訊號處理器原理專業的科技人員學習使用DSP時參考.
目錄
目 錄
上篇 ADSP?21xx系列16位定點數位訊號處理器
第1章 定點DSP概述
1.1 功能單元
1.2 存儲器和系統接口
1.3 指令集
1.4 DSP性能
1.5 核心結構
1.6 片內外設
1.7 ADSP?21xx系列的開發工具
第2章 ADSP?21xx計算單元?
2.1 概述
2.2 算術/邏輯單元（ALU）
2.2.1 ALU的框圖
2.2.2 ALU標準功能
2.2.3 ALU的輸入/輸出暫存器?
2.2.4 多精度能力
2.2.5 ALU的飽和模式
2.2.6 ALU的溢出鎖存模式
2.2.7 除法
2.2.8 ALU的狀態位
2.3 乘法/累加器（MAC）
2.3.1 MAC框圖的討論
2.3.2 MAC操作
2.4 桶形移位器
2.4.1 移位器框圖討論
2.4.2 移位器的操作
第3章 ADSP?21xx程式控制和數據地址產生
3.1 程式控制器
3.1.1 下一個程式地址選擇邏輯
3.1.2 程式計數器和PC堆疊
3.1.3 循環計數器和堆疊
3.1.4 循環比較器及其堆疊
3.2 程式控制指令
3.3 中斷
3.3.1 中斷服務的過程
3.3.2 設定中斷
3.3.3 中斷回響時間
3.4 狀態暫存器和狀態堆疊
3.4.1 算術狀態暫存器（ASTAT）
3.4.2 堆疊狀態暫存器（SSTAT）
3.4.3 模式狀態暫存器（MSTAT）
3.5 條件指令
3.6 TOPPCSTACK
3.7 數據地址的生成
3.7.1 數據地址發生器（DAG）
3.7.2 數據存取的編程
3.7.3 PMD?DMD匯流排交換
3.8 定時器
第4章 ADSP?21xx串口
4.1 連線埠的基本情況
4.2 同步串口的編程
4.3 SPORT的使能
4.4 串列時鐘
4.5 串口字長
4.6 串列字成幀選項
4.7 串口設定舉例
4.8 時序舉例
4.9 壓擴和數據格式
4.10 自動緩衝
4.11 多通道功能
4.12 SPORT的定時
第5章 ADSP?21xx主機接口
5.1 HIP管腳介紹
5.2 HIP功能描述
5.3 HIP的操作
5.4 HIP中斷
5.5 主機接口的時序
5.6 通過HIP的引導載入
第6章 ADSP?21xx模擬接口
6.1 A/D轉換
6.1.1 模擬輸入
6.1.2 ADC
6.2 D/A轉換
6.2.1 DAC
6.2.2 差分輸出放大器
6.3 模擬接口的操作
6.3.1 存儲器映射的控制暫存器
6.3.2 存儲器映射的數據暫存器
6.3.3 ADC和DAC中斷
6.4 電路設計中的考慮
6.4.1 模擬信號接口
6.4.2 模擬信號輸出
6.4.3 參考電壓濾波電容
第7章 ADSP?21xx存儲器接口
7.1 程式存儲器接口
7.1.1 片外程式存儲器的讀和寫
7.1.2 程式存儲器映像?
7.1.3 ROM程式存儲器映像?
7.2 數據存儲器接口?
7.3 引導存儲器接口?
7.4 匯流排請求/匯流排回響?
7.5 ADSP?2181的存儲器接口?
7.5.1 ADSP?2181程式存儲器接口?
7.5.2 ADSP?2181的數據存儲器接口?
7.5.3 ADSP?2181的位元組存儲器接口?
7.5.4 ADSP?2181的I/O存儲器空間?
7.5.5 ADSP?2181複合存儲器選擇?
7.5.6 外部存儲器讀?
7.5.7 外部存儲器寫?
第8章 ADSP?21xx DMA接口?
8.1 BDMA接口?
8.1.1 BDMA接口的功能?
8.1.2 BDMA控制暫存器?
8.1.3 位元組存儲器字的格式?
8.1.4 BDMA引導?
8.2 IDMA接口?
8.2.1 IDMA接口的管腳?
8.2.2 IDMA接口功能?
8.2.3 通過IDMA修改控制暫存器?
8.2.4 IDMA接口時序?
8.2.5 通過IDMA接口的引導裝載?
8.2.6 DMA周期竊取、DMA延遲和 IACK 確認
第9章 ADSP?21xx系統接口?
9.1 時鐘信號?
9.2 復位?
9.3 軟體強制重引導?
9.4 外部中斷?
9.5 標誌管腳?
9.6 休眠?
9.6.1 休眠控制?
9.6.2 進入休眠?
9.6.3 退出休眠狀態?
9.6.4 喚醒後的啟動時間?
9.6.5 休眠期間處理器的運行?
9.6.6 最低功耗的條件?
9.6.7 PWDACK管腳?
9.6.8 不可禁止的休眠中斷?
第10章 ADSP?21xx的硬體設計和軟體編程?
10.1 系統開發過程?
10.2 ADSP?2100的內部暫存器?
10.2.1 數據地址發生器?
10.2.2 程式控制器?
10.2.3 計算單元?
10.2.4 匯流排交換?
10.2.5 定時器?
10.2.6 串口?
10.2.7 存儲器接口和SPORT使能?
10.2.8 主機接口?
10.2.9 模擬接口?
10.3 編程實例?
10.3.1 對設定程式的討論?
10.3.2 對中斷程式的討論?
10.4 硬體設計實例?
10.4.1 利用匯流排請求和確認信號從主機引導?
10.4.2 串口和編解碼器的接口?
10.4.3 串口和DAC接口?
10.4.4 串口和ADC接口?
10.4.5 串口和串口接口?
10.4.6 80C51和主機接口的連線?
下篇 ADSP?2106x系列32位浮點數位訊號處理器
第11章 浮點DSP概述?
第12章 ADSP?2106x的計算單元?
12.1 概述?
12.2 IEEE浮點數的運算?
12.3 定點運算?
12.4 捨入方式?
12.5 算術邏輯單元（ALU）?
12.5.1 ALU運算?
12.5.2 ALU的操作模式?
12.5.3 ALU的狀態標誌?
12.6 乘法器?
12.6.1 乘法器的運算?
12.6.2 定點結果?
12.6.3 定點運算?
12.6.4 浮點操作模式?
12.6.5 乘法器的狀態標誌?
12.7 移位器?
12.7.1 移位器的操作?
12.7.2 位段的放置和截取指令?
12.7.3 移位器狀態標誌?
12.8 多功能計算?
12.9 數據暫存器組?
第13章 ADSP?2106x的程式控制?
13.1 概述?
13.1.1 指令周期?
13.1.2 程式控制器的結構?
13.2 程式控制器的操作?
13.3 條件指令的執行?
13.4 分支（CALL，JUMP，RTS，RTI）?
13.5 循環（DO UNTIL）?
13.5.1 循環的限制和短循環?
13.5.2 循環地址堆疊?
13.5.3 循環計數器和堆疊?
13.6 中斷?
13.6.1 中斷回響時間?
13.6.2 中斷向量表?
13.6.3 中斷鎖存暫存器（IRPTL）?
13.6.4 中斷優先權?
13.6.5 中斷禁止和控制?
13.6.6 狀態堆疊的保存和恢復?
13.6.7 軟體中斷?
13.6.8 為再次使用而清除當前中斷?
13.6.9 外部中斷時序和觸發?
13.6.10 多處理器的向量中斷（VIRPT）?
13.7 定時器?
13.8 堆疊標誌?
13.9 IDLE和IDLE16指令?
13.10 指令緩衝器?
第14章 ADSP?2106x的數據定址?
14.1 概述?
14.2 DAG暫存器?
14.3 DAG操作?
14.3.1 地址的輸出和修改?
14.3.2 循環緩衝區的定址?
14.3.3 位反序定址?
14.4 DAG暫存器的傳送?
第15章 ADSP?2106x存儲器?
15.1 概述?
15.2 ADSP?2106x存儲器圖?
15.3 內部存儲器組織和字長?
15.3.1 32位字和48位字?
15.3.2 32位字和48位字混合塊?
15.3.3 32位字和48位字混合的基本示例?
15.3.4 16位短字?
15.3.5 具有更佳間隔尺寸的32位字和48位字混合?
15.3.6 為32位數據和40位數據配置存儲器?
15.4 外部存儲器接口?
15.4.1 外部存儲器組?
15.4.2 未分組的存儲器和引導存儲器選擇線（BMS）
? 15.4.3 等待狀態和應答?
15.4.4 DRAM頁邊界檢測?
15.5 外部存儲器訪問時序?
第16章 ADSP?2106x的DMA?
16.1 概述?
16.2 DMA控制暫存器?
16.2.1 外部口DMA控制暫存器?
16.2.2 串口DMA控制?
16.2.3 鏈路口DMA控制?
16.2.4 共享DMA通道的連線埠選擇?
16.2.5 DMA 通道狀態暫存器（DMASTAT）?
16.3 DMA控制器操作?
16.3.1 DMA通道參數暫存器?
16.3.2 內部請求和應答?
16.3.3 DMA通道優先權?
16.3.4 為DMA鏈?
16.3.5 DMA 中斷?
16.3.6 啟動和停止DMA序列?
16.4 外部口DMA?
16.4.1 外部口先進先出緩衝區（EPBx）?
16.4.2 內部和外部地址的產生?
16.4.3 外部口DMA模式?
16.4.4 ADSP?2106x處理器間DMA的系統配置?
16.4.5 DMA硬體接口?
16.5 DMA傳輸量?
16.6 二維DMA?
第17章 ADSP?2106x多處理器系統?
17.1 概述?
17.2 多處理器系統的結構?
17.3 多處理器匯流排仲裁?
17.3.1 匯流排仲裁協定?
17.3.2 匯流排仲裁優先權（RPBA）?
17.3.3 匯流排控制權的時限?
17.3.4 核優先訪問?
17.3.5 復位後的匯流排同步?
17.4 直接讀寫從處理器?
17.5 通過EPBx緩衝的數據傳輸?
17.5.1 單字傳輸?
17.5.2 DMA傳輸?
17.6 匯流排鎖定和信號量?
17.7 處理器間訊息傳遞和向量中斷?
17.7.1 訊息傳遞（MSGRx）?
17.7.2 向量中斷（VIRPT）?
17.8 SYSTAT暫存器中的狀態位?
第18章 ADSP?2106x主機接口?
18.1 概述?
18.2 主機對ADSP?2106x的控制?
18.2.1 匯流排請求?
18.2.2 異步傳輸?
18.2.3 同步傳輸?
18.2.4 用?SBTS?解決主機接口死鎖
18.3 直接讀寫從機?
18.4 通過EPBx的數據傳輸?
18.4.1 單位元組數據的傳輸?
18.4.2 DMA傳輸?
18.5 數據打包?
18.6 SYSTAT暫存器狀態位?
18.7 處理器間的訊息和向量中斷?
18.8 系統匯流排接口?
18.8.1 對ADSP?2106x匯流排的訪問——ADSP?2106x為從機
18.8.2 對系統匯流排的訪問——ADSP?2106x為控制者
? 18.8.3 使用本地存儲器的多處理器技術?
18.8.4 ADSP?2106x和微處理器的接口?
第19章 ADSP?2106x鏈路口?
19.1 概述?
19.2 鏈路口控制暫存器?
19.3 握手控制信號?
19.4 鏈路緩衝?
19.5 鏈路口DMA通道?
19.6 鏈路口中斷?
19.7 傳送錯誤檢測、令牌傳遞和鏈路傳送信號線?
19.8 系統設計實例：本地DRAM接口?
19.9 程式實例?
第20章 ADSP?2106x串列口?
20.1 概述?
20.2 串口控制暫存器和數據緩衝區?<……
