![超大規模積體電路[集成度高的電路]](/img/4/aca/nBnauM3XxITMxgTO5UzNwMzM1UTM1QDN5MjM5ADMwAjMwUzL1czL4AzLt92YucmbvRWdo5Cd0FmL0E2LvoDc0RHa.jpg "超大規模積體電路[集成度高的電路]")
發展歷史
在1920年代，一些發明家試圖掌握控制固態二極體中電流的方法，他們的構想在後來的雙極性電晶體中得以實現。然而，他們的構想直到第二次世界大戰結束之後才得以實現。在戰爭時期，人們把精力集中在製造雷達這樣的軍工產品，因此電子工業的發展並不如之後那樣迅猛，不過人們對於半導體物理學的了解逐漸增加，製造工藝水平也逐漸提升。戰後，許多科學家重新開始從事固態電子器件的研究。1947年，著名的貝爾實驗室成功地研製了電晶體。自此，電子學的研究方向從真空管轉向到了固態電子器件。
電晶體在當時看來具有小型、高效的特點。1950年代，一些電子工程師希望以電晶體為基礎，研製比以前更高級、複雜的電路充滿了期待。然而，隨著電路複雜程度的提升，技術問題對器件性能的影響逐漸引起了人們的注意。
像計算機主機板這樣複雜的電路，往往對於回響速度有較高的要求。如果計算機的元件過於龐大，或者不同元件之間的導線太長，電信號就不能夠在電路中以足夠快的速度傳播，這樣會造成計算機工作緩慢，效率低下，甚至引起邏輯錯誤。
1958年，德州儀器的傑克·基爾比找到了上述問題的解決方案。他提出，可以把電路中的所有元件和晶片用同一半導體材料塊製成。當時他的同事們正在度假，他們結束度假後，基爾比立即展示了他的新設計。隨後，他研製了一個這種新型電路的測試版本。1958年9月，第一個積體電路研製成功。儘管這個積體電路看來還非常粗糙，而且存在一些問題，但積體電路在電子學史上確實是個創新的概念。通過在同一材料塊上集成所有元件，並通過上方的金屬化層連線各個部分，就不再需要分立的獨立元件了，這樣，就避免了手工組裝元件、導線的步驟。此外，電路的特徵尺寸大大降低。隨著電子設計自動化的逐步發展，製造工藝中的許多流程可以實現自動化控制。自此，把所有元件集成到單一矽片上的想法得以實現，小規模積體電路（Small Scale Integration, SSI）時代始於1960年代早期，後來歷經中規模積體電路（Medium Scale Integration, MSI，1960年晚期）、大規模積體電路和超大規模積體電路（1980年早期）。超大規模積體電路的電晶體數量可以達到10,000個。
分類
積體電路按集成度高低的不同可分為小規模積體電路、中規模積體電路、大規模積體電路、超大規模積體電路、特大規模積體電路和巨大規模積體電路等。
小規模積體電路於1960年出現，在一塊矽片上包含10-100個元件或1-10個邏輯門。如 邏輯門和觸發器等。如果用小規模數字積體電路(SSI)進行設計組合邏輯電路時，是以門電路作為電路的基本單元，所以邏輯函式的化簡應使使用的門電路的數目最少，而且門的輸入端數目也最少。
中規模積體電路（Medium Scale Integration：MSI）
1966年出現，在一塊矽片上包含100-1000個元件或10-100個邏輯門。如 ：集成計時器，暫存器，解碼器等。
如果選用中規模積體電路(MSI)設計組合邏輯電路時，則以所用積體電路個數最少，品種最少，同時積體電路間的連線也最少。這往往需將邏輯函式表達式變換成選用電路所要求的表達形式，有時可直接用標準範式。
MSI中規模組合邏輯器件功能雖然比小規模積體電路SSI強，但也不像大規模積體電路LSI那樣功能專一化，這些器件產品的品種雖然不少，但也不可能完全符合使用者的要求，這就需要將多片級聯以擴展其功能，而且還可以用一些標準的中規模繼承組件來實現其它一些組合邏輯電路的設計。用中規模集成組件來進行組合邏輯電路設計時，其方法是選擇合適的MSI後，將實際問題轉化後的邏輯表達式變換為回響的MSI的表達形式。用MSI設計的組合邏輯電路與用門電路設計的組合邏輯電路相比，不僅體積小，重量較輕，而且提高了工作的可靠性。
中規模數據選擇起的級聯可擴展其選擇數據的路數，其功能擴展不僅可用於組合邏輯電路，而且還可用於時序邏輯電路。在組合邏輯電路中主要有以下套用：
（1）級聯擴展，以增加選擇的路數、位數，可實現由多位到多位的數據傳送；
（2）作邏輯函式發生器，用以實現任意組合邏輯電路的設計。
大規模積體電路(Large Scale Integrated circuits：LSI)
1970年出現，在一塊矽片上包含103-105個元件或100-10000個邏輯門。如 ：半導體存儲器，某些計算機外設。628512，628128（128K）最大容量1G。
超大規模積體電路(Very Large Scale Integrated circuits：VLSI)
在一塊晶片上集成的元件數超過10萬個，或門電路數超過萬門的積體電路，稱為超大規模積體電路。超大規模積體電路是20世紀70年代後期研製成功的，主要用於製造存儲器和微處理機。64k位隨機存取存儲器是第一代超大規模積體電路，大約包含15萬個元件，線寬為3微米。
超大規模積體電路的集成度已達到600萬個電晶體，線寬達到0.3微米。用超大規模積體電路製造的電子設備，體積小、重量輕、功耗低、可靠性高。利用超大規模積體電路技術可以將一個電子分系統乃至整個電子系統“集成”在一塊晶片上，完成信息採集、處理、存儲等多種功能。例如，可以將整個386微處理機電路集成在一塊晶片上，集成度達250萬個電晶體。超大規模積體電路研製成功，是微電子技術的一次飛躍，大大推動了電子技術的進步，從而帶動了軍事技術和民用技術的發展。超大規模積體電路已成為衡量一個國家科學技術和工業發展水平的重要標誌，也是世界主要工業國家，特別是美國和日本競爭最激烈的一個領域。
特大規模積體電路(Ultra Large-Scale Integration：ULSI)
1993年隨著集成了1000萬個電晶體的16M FLASH和256M DRAM的研製成功，進入了特大規模積體電路ULSI (Ultra Large-Scale Integration)時代。特大規模積體電路的集成組件數在107～109個之間。
ULSI電路集成度的迅速增長主要取決於以下兩個因素：一是晶體生長技術已達到極高的水平；二是製造設備不斷完善，加工精度、自動化程度和可靠性的提高已使器件尺寸進入深亞微米級領域。矽單晶製備技術可使晶體徑向參數均勻，體內微缺陷減少，0.1~0.3um大小的缺陷平均可以少於0.05個/平方厘米。對電路加工過程中誘生的缺陷理論模型也有了較為完整的認識，由此發展了一整套晶體的加工工藝。生產電路用的矽片直徑的不斷增大，導致生產效率大幅度提高，矽片的直徑尺寸已達到12英寸。微缺陷的減少使晶片成品率增加，0.02個/平方厘米缺陷的矽片可使256MB DRAM的成品率達到80~90%。
巨大規模積體電路（Giga Scale Integration：GSI）
1994年由於集成1億個元件的1G DRAM的研製成功，進入巨大規模積體電路GSI（Giga Scale Integration）時代。巨大規模積體電路的集成組件數在109以上。
發展現狀
截至2012年晚期，數十億級別的電晶體處理器已經得到商用。隨著半導體製造工藝從32納米水平躍升到下一步22納米，這種積體電路會更加普遍，儘管會遇到諸如工藝角偏差之類的挑戰。值得注意的例子是英偉達的GeForce 700系列的首款顯示核心，代號‘GK110’的圖形處理器，採用了全部71億個電晶體來處理數字邏輯。而Itanium的大多數電晶體是用來構成其3千兩百萬位元組的三級快取。Intel Core i7處理器的晶片集成度達到了14億個電晶體。所採用的設計與早期不同的是它廣泛套用電子設計自動化工具，設計人員可以把大部分精力放在電路邏輯功能的硬體描述語言表達形式，而功能驗證、邏輯仿真、邏輯綜合、布局、布線、版圖等可以由計算機輔助完成。
不足
由於技術規模不斷擴大，微處理器的複雜程度也不斷提高，微處理器的設計者已經遇到了若干挑戰。
1功耗、散熱：隨著元件集成規模的提升，單位體積產生的熱功率也逐漸變大，然而器件散熱面積不變，造成單位面積的熱耗散達不到要求。同時，單個電晶體微弱亞閾值電流造成的靜態功耗由於電晶體數量的大幅增加而變得日益顯著。人們提出了一些低功耗設計技術，例如動態電壓/頻率調節（dynamic voltage and frequency scaling (DVFS)），來降低耗散總功率。
2工藝偏差：由於光刻技術受限於光學規律，更高精確度的摻雜以及刻蝕會變得更加困難，造成誤差的可能性會變大。設計者必須在晶片製造前進行技術仿真。
3更嚴格的設計規律：由於光刻和刻蝕工藝的問題，積體電路布局的設計規則必須更加嚴格。在設計布局時，設計者必須時刻考慮這些規則。定製設計的總開銷已經達到了一個臨界點，許多設計機構都傾向於始於電子設計自動化來實現自動設計。
4設計收斂：由於數字電子套用的時鐘頻率趨於上升，設計者發現要在整個晶片上保持低時鐘偏移更加困難。這引發了對於多核心、多處理器架構的興趣（參見阿姆達爾定律）。
5成本：隨著晶粒尺寸的縮小，晶圓尺寸變大，單位晶圓面積上的晶粒數增加，這樣製造工藝所用到的光掩模的複雜程度就急劇上升。現代高精度的光掩模技術十分昂貴。
生產商
“超大規模”，是好多年以前的說法了。最先進的製造工藝，已經到了7納米的數量級，實際量產的工藝，也大都在14、22納米。按銷售額排序，排在前三位的公司是：Intel（美國）、三星（韓國）、台積電（台灣）。其他公司大都是歐美、日本和台灣公司。中國大陸只有中芯國際還能跟上技術發展潮流。
