圖書簡介
本書全面系統地介紹CMOS及其兼容積體電路的設計理論和技術。全書共分11章，主要包括CMOS電路設計中常用的方程、CMOS電路基本單元的最佳化設計、邏輯控制單元、觸發器、計數器、存儲電路、CMOS模擬電路及數模兼容電路、BiCMOS兼容工藝與電路、低壓與高壓兼容電路、可靠性設計和可測性設
積體電路設計寶典封面本書不僅是正在從事積體電路工作的技術人員必備的工具書，而且也是從事電路設計及相關專業技術人員必備的參考書，同時也可供高等院校微電子及相關專業的教師、研究生和本科生作為教學參考書。
圖書目錄
第1章 設計中常用的方程.
1.1 mos管的電流方程
1.1.1 簡單的電流方程
1.1.2 飽和區的溝道長度調製效應
1.1.3 小尺寸mos管的電流方程
1.2 cmos倒相器的交、直流特性
1.2.1 cmos倒相器的直流特性
1.2.2 cmos倒相器的瞬態特性
1.3 cmos電路中的節點電容
1.3.1 pn結勢壘電容
1.3.2 柵電容
1.3.3 節點電容
1.4 cmos傳輸門
1.4.1 cmos傳輸門的直流傳輸特性
1.4.2 cmos傳輸門的導通電阻
1.4.3 cmos傳輸門的襯底偏壓效應
1.4.4 cmos傳輸門的瞬態特性
1.5 設計參數的萃取
第1章參考文獻
第2章 cmos電路基本單元的最佳化設計
.2.1 cmos電路最佳化設計的條件
2.1.1 上升時間和下降時間相等的最佳化條件
2.1.2 最佳噪聲容限的最佳化條件
2.1.3 最佳的驅動能力
2.2 cmos倒相器的最佳化設計
2.3 cmos基本門的最佳化設計
2.3.1 與非門的最佳化設計
2.3.2 或非門的最佳化設計
2.3.3 減小晶片面積的基本門設計
2.4 cmos傳輸門的最佳化設計
2.4.1 傳輸門結構速度的最佳化設計
2.4.2 cmos傳輸門導通電阻的最佳化設計
2.5 輸出級驅動能力的最佳化設計
2.5.1 輸出驅動級間的最佳化設計
2.5.2 輸出驅動級的最佳化設計
2.6 cmos d型觸發器的最佳化設計
2.6.1 d型觸發器的設計分析
2.6.2 d型觸發器的設計舉例
第3章 邏輯控制單元
3.1 或與非門
3.2 與或非門
3.3 二選一電路
3.3.1 鍾控門組成的二選一電路
3.3.2 傳輸門組成的二選一電路
3.3.3 傳輸門和鍾控門組成的二選一電路
3.4 異或門和同或門
3.4.1 異或門
3.4.2 同或門
3.5 半加器和全加器
3.5.1 同或門加倒相器組成的半加器
3.5.2 傳輸門和鍾控門組成的半加器
3.5.3 全加器
3.6 i/o（輸入/輸出）結構
3.6.1 輸入緩衝器
3.6.2 三態輸出和i/o雙向緩衝器
第4章 觸發器
4.1 鎖存器
4.1.1 傳輸門、鍾控門和倒相器組成的鎖存器
4.1.2 帶有復位和置位的鎖存器
4.1.3 與或非門和或與非門組成的鎖存器
4.1.4 雙時鐘控制的鎖存器
4.2 施密特觸發器
4.3 d型觸發器
4.3.1 傳輸門和倒相器組成的d型觸發器
4.3.2 倒相器和鍾控門組成的d型觸發器
4.3.3 傳輸門、鍾控門和倒相器組成的d型觸發器
4.3.4 倒比管和鍾控門組成的d型觸發器
4.4 帶有復位的d型觸發器
4.4.1 與非門和或非門控制復位的d型觸發器
4.4.2 鍾控與非門控制復位的d型觸發器
4.4.3 復位與時鐘控制有關的d型觸發器
4.5 帶有置位的d型觸發器
4.5.1 與非門控制置位的d型觸發器
4.5.2 鍾控與非門和與非門控制置位的d型觸發器
4.5.3 單個與非門控制置位的d型觸發器
4.5.4 置位與時鐘控制有關的d型觸發器
4.6 帶有復位和置位的d型觸發器
4.6.1 典型的與非門和或非門組成的帶有復位和置位的d型觸發器
4.6.2 與或非門和或與非門組成的帶有復位和置位的d型觸發器
4.6.3 鍾控與非門和與非門組成的帶有復位和置位的d型觸發器
4.7 帶有雙時鐘控制的d型觸發器
4.7.1 沒有復位端的雙鍾控d型觸發器
4.7.2 帶有復位的雙鍾控d型觸發器
4.7.3 由鍾控門組成的雙鍾控d型觸發器
4.7.4 由鍾控門組成並帶有復位和置位的雙鍾控d型觸發器
第5章 計數器
5.1 計數單元
5.1.1 分頻器
5.1.2 鍾控門組成的分頻器
5.1.3 既有復位和置位又有計數的分頻器
5.1.4 帶有復位的雙鍾控移位和計數觸發器
5.1.5 帶有置位的雙鍾控鎖存和計數觸發器
5.1.6 可預置的計數單元
5.1.7 帶有復位並有三處輸出的雙鍾控移位和計數觸發器
5.2 異步計數器
5.2.1 異步二進制計數器
5.2.2 解碼電路
5.2.3七進制計數器
5.2.4 十進制計數器
5.2.5 時鐘控制發生器
5.3 同步計數器
5.3.1 2～10進制同步加法計數器
5.3.2 2～10進制同步可預置可逆計數器
5.4 鏈式計數器
第6章 存儲電路
6.1 存儲電路的構架
6.2 靜態隨機存取存儲器（sram）
6.2.1 sram存儲單元的設計
6.2.2 位線負載
6.2.3 數據感測放大器
6.3動態隨機存取存儲器（dram）
6.3.1 dram存儲單元的結構
6.3.2 dram單元的讀寫和刷新（以單管單元為例）
6.3.3 dram用靈敏放大器
6.3.4 dram的字線
6.4 唯讀存儲器（rom）
6.4.1 rom存儲單元的結構
6.4.2 rom感測放大器
6.5 用戶可程式rom（prom）
6.5.1 熔絲型prom
6.5.2 可擦除型prom（eprom）
6.5.3 電可擦除型prom（e2prom或eeprom）
第7章 cmos模擬電路及數模兼容電路
7.1 mos管的交流小信號參數
7.1.1 mos管的跨導
7.1.2 mos管飽和區輸出電導gds
7.1.3 襯底跨導gmb
7.2有源電阻
7.3 恆流源電路
7.3.1 基本的恆流源電路
7.3.2 共源共柵電流鏡
7.3.3 威爾遜恆流源電路
7.4 基準電流電路
7.4.1 基本的基準電流電路形式..
7.4.2 低功耗的基準電流電路
7.4.3 兩管的基準電流電路
7.5 基準電壓源和偏置電路
7.5.1 基準電壓源
7.5.2 偏置電壓和電流
7.5.3 cmos偏置電路
7.5.4 高性能的基準電流源和電壓源
7.6 mos管單級放大器
7.6.1 nmos單級放大器
7.6.2 cmos單級放大器
7.7 cmos差分放大器
7.7.1差分對管的直流轉換特性
7.7.2 cmos差分放大器的電壓增益
7.7.3 cmos差分放大器的失調電壓
7.8 模擬電路中mos管的按比例縮小規則
7.8.1 按比例縮小對模擬參數的影響
7.8.2 按比例縮小係數對mos基本模擬電路性能的影響
7.9 上電復位電路
7.9.1 要有延遲時間的上電復位電路
7.9.2 利用電容上電壓不能突變的上電復位電路
7.10 cmos運算放大器
7.10.1 cmos運算放大器的設計
7.10.2 穩定cmos運放工作的另外兩種辦法
7.10.3 不同用途的cmos運放
7.11. cmos電壓比較器
7.11.1 cmos電壓比較器的設計
7.11.2PMOS管作為輸入對管的cmos電壓比較器
7.11.3 各種cmos電壓比較器舉例
7.12 振盪器電路
7.12.1 由電壓比較器組成的振盪器電路
7.12.2 倒相器組成的振盪器電路
7.12.3雙電壓比較器組成的振盪器電路
第7章參考文獻
第8章 bicmos兼容工藝與電路
8.1 bicmos兼容工藝
8.1.1 以cmos工藝為基礎的bicmos兼容工藝
8.1.2 以雙極型工藝為基礎的bicmos兼容工藝
8.2 bicmos器件結構完全兼容的電路
8.2.1 bicmos器件結構完全兼容的基本單元
8.2.2 輸出全由npn管構成的bicmos基本倒相器
8.2.3 bicmos兼容的門電路
8.2.4 bicmos在數字電路中的套用
8.3 bicmos基準電壓源和基準電流電路
8.3.1 以電晶體的熱電勢（kt/q）為基準的偏置電壓
8.3.2 能隙基準電壓源（二管能隙基準源）
8.4 bicmos運算放大器
8.4.1 雙極型電晶體作為差分輸入的bicmos運放
8.4.2 mos管作為差分輸入的bicmos運放
8.5 bicmos電壓比較器
8.5.1 雙極型管作為差分輸入對管的bicmos比較器
8.5.2 pmos管作為差分輸入對管的bicmos比較器
8.6電壓跟隨器
8.6.1 bicmos電壓跟隨器
8.6.2 bicmos電壓跟隨器的套用
8.7 bicmos輸出級
8.8 恆流驅動led bicmos電路
第8章參考文獻
第9章 低壓與高壓兼容的電路
9.1 偏置柵高壓mos管
9.1.1 橫向偏置柵高壓mos管
9.1.2 縱向偏置柵高壓mos管
9.2 高壓dmos管
9.2.1 高壓橫向功率dmos（ldmos）管
9.2.2 高壓縱向功率dmos（vdmos）管
9.3 全兼容的雙極型高壓結構
9.4 提高mos管源漏擊穿電壓的途徑
9.4.1 電場控制板法
9.4.2 電場限制環結構
9.4.3 既有場極板又有場限環的結構
9.5 高壓偏置柵mos管的結構設計
9.5.1 偏置柵mos管漂移區的設計
9.5.2 設計舉例
9.6高壓功率dmos管的結構設計
9.6.1 橫向高壓dmos管的結構設計
9.6.2 縱向高壓dmos管的結構設計
9.7 低壓與高壓兼容中的隔離技術
9.8 低壓與高壓兼容的電路
9.8.1 具有dmos高壓輸出的矽柵cmos門陣列
9.8.2 偏置柵mos高壓輸出的低高壓兼容電路
9.8.3 高壓電平位移器
9.8.4 高壓高速平板顯示驅動積體電路
9.9 智慧型功率積體電路
9.9.1 低壓與高壓兼容的接口技術
9.9.2 智慧型化技術
9.9.3 車用高邊智慧型功率開關電路
9.9.4 mos智慧型型開關電源功率積體電路
9.10 bcd兼容工藝技術
9.10.1 40v的bicmos兼容技術
9.10.2 bcd兼容工藝
第9章參考文獻
第10章 可靠性設計
10.1 微電子系統的可靠性
10.2 輸入保護的設計
10.3 防止cmos晶閘管（閉鎖）效應
10.3.1 產生閉鎖效應的機理
10.3.2 寄生晶閘管效應觸發的條件
10.3.3 防止晶閘管（閉鎖）效應的措施
10.3.4 cmos中p阱和n阱抗閉鎖能力的比較
10.4 高壓mos管的負阻擊穿及其預防措施
10.4.1 高壓偏置柵nmos管中的負阻效應
10.4.2 高壓dmos管中的負阻效應
10.4.3 預防措施
10.5 抗靜電保護
10.5.1 柵源短接的mos管保護電路
10.5.2 橫向npn結構抗esd保護結構
10.5.3 低壓晶閘管（scr）保護電路
10.6 寄生mos管的預防和抑制
10.7 版圖設計中提高可靠性的其他措施
第10章參考文獻
第11章 可測性設計
11.1 可測性設計概述
11.2 故障模型
11.2.1 固定故障模型（stuck-at fault model）
11.2.2 延遲故障模型（delay fault model）
11.2.3 靜態電流（iddq）故障模型
11.3 高氏測度度量方法
11.3.1 可測性的測度
11.3.2 高氏度量方法
11.4 可測性設計的常用方法
11.4.1 針對性測試法（ad_hoc test）
11.4.2 掃描鏈測試技術（scan chain test）
11.4.3 內建自測試法（build in self test）
11.4.4邊界掃描測試技術（boundary scan test）
11.4.5 小結
11.5 套用實例分析...
