通信地址:河北省秦皇島市燕山大學信息科學與工程學院
研究方向
(1) 高速並行數位訊號處理系統研究
"高實時性"是數位訊號處理系統最重要的指標,是許多套用場合的"瓶頸"問題.提高信號處理器的硬體和軟體系統的"並行"程度是提高其實時性的最有效手段,對並行數位訊號處理器的軟硬體體系進行了多年研究,探討了多DSP系統並行工作問題與實現方法,完成了多項相關的科研項目.
(2) 基於FPGA的數位訊號處理算法與系統集成研究
用超大規模可程式邏輯陣列(FPGA/CPLD)實現運算量較大的信號處理算法,具有比軟體更高的運算速度和並行性,FPGA/CPLD器件足以把多個相同或不同的運算單元集成在一個FPGA/CPLD晶片上,實現算法的高度並行性和"系統級"的集成.FPGA器件的線上載入與可重構性還可實現系統的分時,分任務動態重構與管理.
(3) 通信與雷達系統射頻仿真技術研究
採用DSP系統產生基帶信號然後通過混頻器將基帶頻譜搬移到射頻頻段,通過天線發射出去,其技術關鍵是基帶信號的高精度重構算法和數字正交調製算法及算法的實時實現.本研究方向結合完成了航空科學基金項目:"主動雷達導引頭實時雜波模擬技術研究"和3個國防科研項目。
完成項目
起止時間 項目名稱 項目來源 經費 排序 水平
2001-2004 並行DSP系統 航空基金項目 6 1 國內領先
2003-2004 雷達信號模擬器 國防科技 26 1 國內領先
