同步時序

基本簡介

同步時序：即同步時序電路。一種新的時序電路的設計理論與方法,實現了同步、異步電路的設計過程的統一。該方法的特點是直接從時序電路的狀態轉換圖(STD)獲得觸發器的激勵條件和時鐘脈衝;設計原理簡單,易於理解,使設計更直觀清楚,比傳統方法簡便、快捷,避免了對狀態方程、驅動方程的複雜計算;該設計方法過程可以採用程式實現,實現了時序電路設計的程式化、自動化。

詳細解釋

時序電路的設計是分析方法的逆過程,是根據給定的狀態圖或通過對設計要求的分析得到的狀態圖,設計出時序電路的過程。時序邏輯電路可分為同步和異步,然而採用傳統的時序電路的設計方法時,即使是同步時序電路的設計也需要7步,要進行複雜的計算來求狀態方程、驅動方程,既繁瑣又容易出錯;對異步設計就更為複雜了。利用轉換系統的特點和性質,提出一種新的時序電路的設計方法。該方法是由待設計系統的要求說明或系統的狀態圖,根據所選用的觸發器,得到該觸發器相應的狀態變化條件,從而確定觸發器的驅動條件和時鐘脈衝。