微調45納米工藝,台積電公布40納米工藝藍圖台積電日前披露了其第一個40納米生產工藝技術,並稱之為“半節點”(halfnode)
基本簡介
為了能領先競爭對手一步，台積電(TSMC)公司發表針對先進設計所開發，據稱是業界第一個40nm節點的製程技術。這項40nm製程技術是該公司在過渡到32nm製程節點前的所謂‘半節點’(halfnode)製程技術；台積電並預計，32nm節點將於明年晚期投入量產。
由於飛漲的IC設計和製造成本壓力使代工客戶減緩其轉移到下一代製程技術的步伐，使得身負推動製程進步重任的全球最大晶圓代工廠──台積電現在也必須悄悄地改變其先進製程策略。
這樣的趨勢在整個業界中一直是相當普遍的，但它對於代工利潤和製程發展的影響卻是負面的。
傳統上，台積電會為每一代製程節點進行裝機作業，隨後便會實現大量產能。但去年，在向45nm節點的轉移過程中，台積電發現，“並未出現如預期般對先進製程能力的需求，”Gartner公司分析師JimHines表示，代工客戶“轉向先進製程節點的速度已不像以前那麼快了。”
為了降低風險，台積電公司現在只提供‘少量’先進製程節點的產能，在全力以赴投入量產以前，該公司將會謹慎地評估每一個特定節點的需求，Hines說。
這種謹慎的策略有助於台積電得以保持其令人稱羨的利潤，但它同時也表現出代工廠並不情願投資於先進節點產能的訊息。的確，在最近的一項活動中，VLSIResearch的CEOG.DanHutcheson觀察到：代工廠商已經遠離了‘摩爾定律’；它們不再像以前那樣“汲汲於投入先進製程節點的升級。”
代工模式尚未走到盡頭，但整個營運模式卻在迅速改變中。在無晶圓模式快速崛起的1990年代，代工廠商出現後即以驚人的速度迅速成長。那時，代工廠的製程至少比主導的整合元件製造商(IDM)落後兩到三代技術節點。但也因此，這些外包專業廠商能夠以較具競爭力的價格取得資本。
直到最近，特許半導體(CharteredSemiconductorg)、台積電、聯電(UMC)等技術更先進的代工廠商們(甚至包括IBM)，無論是在產業景氣好轉或低潮時期，他們都在快速地建構各自的代工產能。無疑地，這一策略導致了半導體產業極端地處於供過於求與供不應求之間週期性的震盪處境。
目前，大部份的代工廠均竭力地使其製程水準提升至最先進的節點，但在部署這種能力時卻採取根據現實需求的更謹慎作法。唯一一個例外的是中國的中芯國際(SMIC)公司。儘管市場景氣低迷，中芯國際仍持續拓展產能。
“我認為代工企業的策略是正確的。他們說：‘你看看，這一切並非都與成長有關；因為獲利才是重點。’因此他們投入建置的比預期的需求更多，”晶片設備供應商NovellusSystems公司責業務、行銷與客戶服務部門執行副總裁TomCaulfield表示。
飛漲的成本
代工廠和IDM們還發現另一個不祥的趨勢：IC設計、光罩和製程成本正隨著每一先進節點的微縮而持續飆升。但代工企業們仍必須對於高k電介質和金屬閘等新技術挹注研發投資。
好訊息是，儘管技術先進的客戶們在採用下一代製程節點的步伐比預期的更慢，但代工供應商也持續發現，對於200mm晶圓生產線上所採用的舊有較低成本製程技術需求卻出乎意料的高。
台積電與其競爭對手都體認到客戶群的不同需求，並進而分別採取因應對策。然而，有些觀察人士懷疑在下一波成長不可避免地來臨之際，代工廠是否能夠機靈地為市場需求提供合適的製程？
就台積電來說，該公司最近將其製造業務劃分為先進技術事業部和主流技術事業部兩大部份，分別支援先進製程技術和現階段的主流製程技術。
對於其先進技術客戶，台積電將繼續推動製程進步。台積電在2007年發佈其45nm製程，另外，最近也透露了其32nm技術的一些細節。但32nm技術製程大約要到2009年下半年才會投入使用。所以，目前最新的40nm製程將是在這一段轉移期間用於服務先進製程需求的過渡方法。
台積電的40nm製程實際上分為兩項技術：通用的40G製程以及低功耗的40LP。採用40nm製程技術實現的SRAM核心據稱是業界最小的，僅有0.242μm2。台積電的40nm技術提供的閘級密度據說是其65nm技術的2.35倍。而採用40nm低功耗製程取代45nm製程的過渡，將可使功耗降低15%。
台積電所開發的40LP製程主要針對無線和可攜式設備等對於漏電敏感的應用。而其40G製程則是為處理器、影像處理單元、遊戲平台IC、網路和FPGA設計等對於性能要求嚴苛的應用而設計。
“我們的設計流程可處理從45nm開始的設計，而在實現時使其著眼於40nm製程的優勢，”台積電先進技術行銷資深總監JohnWei說。
“台積電的許多開發工作是為了確保這一轉型的透明化而展開的。”
該40nm製程採用的是193nm製程浸入式微影和超低k材料。該邏輯系列包括一個低功耗、三閘氧化物(LPG)選項，以支援高性能無線和可攜式應用。40G和40LP製程均提供了多Vt核心元件及1.8V/2.5VI/O選項，以滿足不同產品需求。
台積電將在40nm半節點製程中提供多專案(multiproject)晶圓服務以降低成本。該製程支援一系列第三方供應商的IP和EDA工具，以及台積電自有的IP。預計將在今年第二季將推出首款晶片。
此一40nm製程並不是台積電公司的第一個半節點製程措施。台積電公司曾經在2006年發佈其65nm製程之後，而在2007年推出其45nm技術之前，其間就曾經推出過55nm的半節點製程技術。
相關詞條
| 鹵化鉿 | 半結 | 地腳螺栓 | 哈爾曼銅錳鋁合金電阻絲 |
| 半字 | 半圓頭錘 | 架桿 | 半加減電路 |
| 過氧化鉿 | 半光制墊圈 | 陀螺部件組 | 半減法器 |
