圖書信息
書名:高性能微處理器電路設計作 者：（美）錢德拉卡山 編，袁小龍 編譯
出版社：機械工業出版社
出版時間：2010-7-1
高性能微處理器電路設計ISBN:9787111305613
開本：16開
定價:88.00元
內容簡介
本書論述了高性能微處理器電路設計的幾乎所有方面，包括工藝技術對微處理器體系結構的影響、考慮工藝參數變動情況下的器件和連線模型、高速算術邏輯單元的設計、低電壓設計技術、泄漏功耗降低技術、時鐘分配、供電分配、高速信號傳輸、暫存器檔案和快取設計、晶片測試等等。本書可供從事電子電路設計的相關技術人員參考，也可作為微電子專業高年級本科生和研究生的教材。
作者簡介
錢德拉卡山是麻省理工學院電氣工程與計算機科學系的副教授。Chandrakasan博士獲得了很多獎，並在多個IEEE和ACM會議上擔任技術程式委員。他的研究領域包括DSP的高效能實現、無線微感測器網路和VLSI的CAD工具。圖書目錄
譯者序原書序
第1章物理工藝對體系結構的影響1
1.1引言1
1.2CMOS工藝下處理器體系結構的實現3
1.3高性能微處理器周期時間的選擇12
1.4PA8000、21164和21264處理器的比較13
1.5互連電阻的趨勢14
1.6功耗趨勢15
1.7高級封裝19
1.8小結20
參考文獻21
第2章CMOS器件尺寸縮小和亞0.25μm系統中的問題22
2.1MOSFET縮小理論22
2.20.25μm以下工藝中CMOS的縮小問題26
2.3互連RC延遲33
2.4低溫CMOS35
參考文獻38
第3章泄漏功耗降低技術39
3.1引言39
3.2電晶體泄漏電流組成成分40
3.3電路亞閾值泄漏電流44
3.4泄漏控制技術47
參考文獻53
第4章低電壓技術55
4.1低電壓低閾值電路設計55
4.2電源關斷方案58
4.3襯底偏置控制的Vth59
4.4處理器設計舉例67
4.5小結70
參考文獻71
第5章SOI工藝與電路73
5.1引言73
5.2PDSOI與FDSOI的器件設計考慮73
5.3器件結果75
5.4PD-SOICMOS數字電路79
5.5低功耗SOI87
5.6小結88
參考文獻89
第6章器件和互連線的工藝參數變動模型90
6.1引言——變動來源90
6.2概述——統計描述91
6.3工藝參數變動綜述93
6.4刻畫和處理參數變動的方法96
6.5在互連影響分析問題上的套用100
6.6小結105
參考文獻105
第7章高速VLSI算術單元：加法器和乘法器107
7.1高速加法：算法和VLSI實現107
7.2乘法120
7.3小結128
參考文獻128
第8章鍾控存儲單元131
8.1時鐘策略概述131
8.2時鐘信號的非理想特性132
8.3基本鎖存器對134
8.4基本觸發器135
8.5魯棒性設計準則1137
8.6時序邏輯的時序特性139
8.7鎖存器對和觸發器的比較144
8.8高性能鍾控存儲單元145
8.9魯棒性設計準則2151
8.10鍾控存儲單元的性能指標153
8.11動態電路的鎖存單元154
8.12建議和小結156
參考文獻157
第9章時鐘分配158
9.1引言158
9.2目標162
9.3實現165
9.4時鐘驅動器版圖170
9.5變動173
9.6小結176
參考文獻176
第10章暫存器檔案和緩衝存儲器179
10.1基本結構179
10.2基本SRAM單元的設計和操作184
10.3地址路徑的設計192
10.4讀路徑設計194
10.5寫路徑設計198
10.6冗餘199
10.7可靠性問題200
參考文獻201
第11章分析片上互連效應202
11.1引言202
11.2簡化的互連線分析205
11.3模型降階209
11.4驅動器模型216
11.5小結221
參考文獻221
第12章互連驅動技術223
12.1工藝尺寸縮小趨勢223
12.2與電容效應有關的問題和解決辦法230
12.3與電感效應有關的問題和解決辦法234
12.4與電阻效應有關的問題和解決辦法241
12.5長距離布線的問題和解決辦法241
12.6小結245
參考文獻246
第13章I/O和ESD電路設計247
13.1引言247
13.2供電的考慮因素247
13.3片外驅動電路的邊沿速率控制249
13.4混合電壓I/O251
13.5阻抗匹配254
13.6預補償驅動器254
13.7輸入接收器255
13.8ESD威脅256
13.9ESD模型256
13.10ESD保護網路的電路拓撲258
13.11ESD保護設計元件和方法259
13.12電源鉗位263
13.13CDM的考慮因素264
參考文獻265
第14章高速晶片間的信號傳輸267
14.1傳輸線268
14.2信號鏈路的性能指標272
14.3傳送器275
14.4接收器281
14.5時鐘信號生成284
14.6未來趨勢289
14.7小結293
參考文獻294
第15章計算機輔助設計工具概述297
15.1引言297
15.2微體系結構設計和電路可行性研究工具298
15.3RTL模型設計工具299
15.4RTL數據通路/存儲器設計工具301
15.5控制邏輯設計工具303
15.6晶片裝配和總體線網布線304
15.7晶片級版圖、電路以及時序驗證304
15.8測試模式生成306
15.9結論307
參考文獻307
第16章時序驗證308
16.1引言308
16.2時序驗證的目標和分析308
16.3高速設計和時序驗證中的關鍵因素312
16.4非存儲器定製模組的時序驗證317
16.5存儲器模組的時序驗證319
16.6設計流程和全晶片時序驗證321
16.7未來的挑戰324
參考文獻325
第17章供電網路的設計與分析326
17.1引言326
17.2供電網路設計327
17.3供電格線分析337
17.4供電格線建模340
17.5小結346
參考文獻346
第18章高性能處理器測試349
18.1引言349
18.2測試的基本概念349
18.3可測試性設計355
18.4小結369
參考文獻369
