《數字系統的Verilog HDL設計》

《數字系統的Verilog HDL設計》

本教材可作為高等院校電子、信息、通信、自動化類專業的數字電子技術、EDA技術、硬體描述語言等相關課程的教材和相關工程技術人員的參考資料。

基本信息

內容簡介

數字系統的Verilog HDL設計數字系統的Verilog HDL設計
本書以硬體描述語言為工具，介紹了數字電路及系統的設計方法。本書內容包括數制與編碼、邏輯代數與VerilogHDL基礎、門電路、組合邏輯電路、觸發器、時序邏輯電路、半導體存儲器、數模與模數轉換、數字系統設計、可程式邏輯器件、VerilogHDL仿真和VerilogHDL綜合與最佳化。
書中還列舉了大量的基於VerilogHDL的門電路、觸發器、組合邏輯電路、時序邏輯電路、存儲器和數字系統設計的實例，供讀者參考。每個設計實例都經過了電子設計自動化（EDA）軟體的編譯和仿真，確保無誤。每章後均附有思考題和習題。

目錄

前言
第1章數制與編碼
1.1概述
1.1.1模擬電子技術和數字電子技術
1.1.2脈衝信號和數位訊號
1.1.3數字電路的特點
　1.2數制
1.2.1概述
1.2.2數制之間的轉換
　1.3編碼
1.3.1二一十進制編碼
1.3.2字元編碼
　1.4現代數字系統的設計方法
1.4.1設計準備
1.4.2設計輸入

相關詞條

相關搜尋

熱門詞條

聯絡我們