處理器簡介
Cortex-A5 處理器可為現有 ARM926EJ-S™ 和 ARM1176JZ-S™ 處理器設計提供很有價值的遷移途徑。它可以獲得比 ARM1176JZ-S 更好的性能，比 ARM926EJ-S 更好的功效和能效以及 100% 的 Cortex-A 兼容性。
這些處理器向特別注重功耗和成本的應用程式提供高端功能，其中包括：
•多重處理功能，可以獲得可伸縮、高能效性能
•用於媒體和信號處理的可選浮點或 NEON™ 單元
•與 Cortex-A8、Cortex-A9 和經典 ARM 處理器的完全套用兼容性
•高性能記憶體系統，包括高速快取和記憶體管理單元
套用
Cortex-A5 是為以下套用領域而設計的：需要在極低功耗情況下對高級作業系統進行虛擬記憶體管理。
| 產品類型 | 套用 |
| 移動 | 入門級智慧型手機、特色手機、移動支付、音頻 |
| 家庭/消費 | 數位電視、DVD |
| 嵌入式/工業 | MPU、智慧型儀表 |
面積和能效
提供完全 Internet 訪問功能的能效最高的套用型處理器
行業領先的能效是指 Cortex-A5 可以每單位能量完成更多的工作，這意味著可以延長移動設備的電池壽命，減少散熱。
Cortex-A5 是最小的 Cortex-A 處理器。
小尺寸：
•降低製造成本
•允許更多低成本集成
•減少泄漏
cortex-a5兼容性
Cortex-A5 處理器在指令以及功能方面與更高性能的 Cortex-A8、Cortex-A9 和 Cortex-A15 處理器完全兼容 – 一直到作業系統級別。Cortex-A5 處理器還保持與經典 ARM 處理器（包括 ARM926EJ-S、ARM1176JZ-S 和 ARM7TDMI®）的向後應用程式兼容性。
| ARM Cortex-A5 性能、功耗和面積 | ||
| TSMC 40LP | TSMC 40G | |
| 工藝類型/額定電壓 | 低泄漏，1.1V | 性能，1.0V |
| 性能或頻率最佳化 | 頻率 | 頻率 |
| 頻率 | 530~600 MHz（所有 RVt） 700MHz + 使用 LVt | >1GHz |
| 面積，不包括 RAM/高速快取 | 0.27mm² | 0.27mm² |
| 面積（帶 16K/16K 高速快取） | 0.53mm² | 0.53mm² |
| 面積（帶 16K/16K 高速快取 + NEON ） | 0.68mm² | 0.68mm² |
| 動態功耗 | 0.12 mW/MHz | <0.08mW/MHz |
| 能效 | 13 DMIPS/mW | >20 DMIPS/mW |
核心面積、頻率範圍和功耗主要取決於工藝、庫和最佳化情況。
上面引述的數字說明了使用通用工藝技術、ARM 標準單元庫和 RAM 的合成核心的性能。
ARM 高性能 SC12 邏輯庫和性能 RAM
頻率最佳化
85% 使用率
慢矽/Vdd-10% (1.0V)/125C 情況下的頻率
10% OCV 和 50ps 時鐘偏差
標準矽/Vdd (1.1V)/25C 情況下的功耗
所有額定電壓電晶體
cortex-a5性能
| Cortex-A5 | |
| 架構 | ARMv7-A Cortex |
| Dhrystone 性能 | 每個核心 1.57 DMIPS/MHz |
| 多核 | 1-4 個核心 還提供單核版本 |
| ISA 支持 |
|
| 記憶體管理 | ARMv7 記憶體管理單元 |
| 調試和跟蹤 | CoreSight™ DK-A5 |
| Cortex-A5 主要功能 | |
| Thumb-2 技術 | 可為傳統 ARM 代碼提供最高性能，對於存儲指令占用的記憶體，最多可節省 30% 的空間 |
| TrustZone® 技術 | 確保全全套用的可靠實現，適合從數字著作權管理到電子支付等套用。獲得技術和行業合作夥伴的廣泛支持。 |
| NEON 媒體處理引擎 (MPE) | 可選 Cortex-A5 NEON 可提供 Cortex-A5 浮點單元的性能和功能以及 ARM NEON 高級 SIMD 指令集實現，以便進一步提高媒體和信號處理功能的速度 MPE 擴展 Cortex-A5 浮點單元 (FPU)，提供一個附加暫存器集，在 8 位、16 位和 32 位整型以及 32 位浮點數據類型的基礎上支持一組豐富的 SIMD 操作。 |
| 浮點單元 (FPU) | 可選 Cortex-A5 FPU 是具有 16 個雙精度暫存器的 ARM 矢量浮點 v4 架構 (VFPv4-D16) 的實現。該單元提供浮點計算功能，符合 ANSI/IEEE 標準 754-1985、二進制浮點運算的 IEEE 標準 (IEEE 754)。 FPU 支持 VFPv4 架構中的所有數據處理指令和數據類型，完全支持單精度和雙精度加法、減法、乘法、除法、乘積累加和平方根運算。它還提供定點和浮點數據格式之間的轉換以及浮點常數指令。 |
| Jazelle RCT 和 DBX 技術 | 最多可使即時生產 (JIT) 和提前編譯的位元組碼語言的代碼大小縮小 3 倍，同時還支持 Java 指令的直接位元組碼執行，以便提高傳統虛擬機的速度 |
| 可配置 L1 高速快取 | 可在 4-64K 範圍內單獨配置功率最佳化的 L1 指令和數據高速快取。提供了 ARM SRAM 的最佳化實例。 |
| 高性能AXI匯流排 | Cortex-A5 實現支持多個未決事務的 64 位統一 AXI 匯流排，具有超過 ARM1176JZ-S 的 3 倍記憶體頻寬。 |
| 先進的多核技術 | |
| 偵測控制單元 (SCU) | SCU 是 ARM 多核技術的中央智慧型單元，負責管理互連、仲裁、通信、高速快取之間的傳輸和系統記憶體傳輸、高速快取一致性以及支持所有多核技術的處理器的其他功能。 Cortex-A5 MPCore 處理器也向其他系統加速器和非快取 DMA 驅動的主外設公開這些功能，以便通過共享對處理器高速快取層次結構的訪問來提高性能並降低系統範圍內的功耗。這一系統一致性還可降低在各個作業系統驅動程式中維持軟體一致性所涉及的軟體複雜性。 |
| 加速器一致性連線埠 (ACP) | SCU 上的此 AMBA® 3 AXI™ 兼容的輔助接口為各種系統主機提供了一個互連點，出於總體系統性能、功耗或軟體簡化的原因，這些接口更易於直接連線 Cortex-A5 MPCore 處理器。 該接口可用作標準的 AMBA 3 AXI 輔助接口，它支持所有標準讀寫事務，而對連線的組件沒有任何其他一致性要求。不過，針對一致的記憶體區域的任何讀事務都會與 SCU 互動，以測試所需信息是否已存儲在處理器的 L1 高速快取內。如果存儲在其中，則會將其直接返回到請求組件。如果未存儲在 L1 高速快取中，則在最後轉發到主記憶體之前還有機會存儲在 L2 高速快取中。 對於針對任何一致的記憶體區域的寫事務，在將寫入數據轉發到記憶體系統之前，SCU 會強制其保持一致性。此外，此事務還可分配到 L2 高速快取，從而消除直接寫入對晶片外記憶體產生的功率和性能影響。 |
| 通用中斷控制器 (GIC) | 實現最近標準化的、基於架構的 ARM 中斷控制器後，GIC 提供了一種強大且靈活的方式，用來進行處理器間通信以及路由系統中斷和確定其優先次序。在軟體控制下，最多支持 224 次獨立中斷，每次中斷均可在 CPU 之間分布，經過硬體確定優先權，然後在作業系統和 TrustZone 軟體管理層之間路由。藉助半虛擬化管理器，此路由靈活性以及支持虛擬化作業系統中斷這一特性賦予了增強解決方案功能所需的其中一個主要功能。 |
開發板
米爾科技基於ATMEL SAMA5D3X系列晶片的 MYD-SAMA5D3X 系列開發板，基於ARM Cortex-A5核心，536MHz主頻，512MB核心及256MB Nandflash，系列含MYD-SAMA5D31開發板、MYD-SAMA5D33開發板、MYD-SAMA5D34開發板、MYD-SAMA5D35開發板共4個。
