版權資訊
書 名: XilinxFPGA開發實用
作 者：田耘
出版社： 清華大學出版社
出版時間： 2008
ISBN: 9787302184256
開本： 16
定價: 59.00 元
適用人群
《XilinxFPGA開發實用教程》適合從事Xilinx系列FPGA設計與開發的工程師，以及相關專業的研究生和高年級本科生使用。
編輯推薦
Xilinx公司是最早也是最大的FPGA生產商，其晶片設計技術、開發軟體和相關解決方案在業界屬於頂級水平，擁有廣泛的客戶群。本書主要講述了Xilinx：PPDA的開發知識，包括FPGA基礎知識、VerilogHDL語言基礎、基於xilinx晶片的HDL語言高級進階、ISE開發環境使用指南、FPGA配置電路及軟體操作、線上邏輯分析儀chipscope的使用、基於FPGA的數位訊號處理技術、基十SysterrmGeneratol的DSF系統開發技術、基於FPGA的可程式嵌入式開發技術、基於FPGA的高速數據連線技術以及時序分析原理和時序分析器的使用等1l章內容，涵蓋了FPGA開發的主要方面。期望本書能夠提高讀者的工程開發能力。
目錄
第1章 FPGA開發簡介
1.1 可程式邏輯器件基礎
1.1.1 可程式邏輯器件概述
1.1.2 可程式邏輯器件的發展歷史
1.1.3 PLD開發工具
1.2 FPGA晶片結構
1.2.1 FPGA工作原理與簡介
1.2.2 FPGA晶片結構
1.2.3 軟核、硬核以及固核的概念
1.3 基於FPGA的開發流程
1.3.1 FPGA設計方法概論
1.3.2 典型FPGA開發流程
1.3.3 基於FPGA的SOC設計方法
1.4 Xilinx公司主流可程式邏輯器件簡介
1.4.1 Xilinx FPGA晶片介紹
1.4.2 Xilinx PROM晶片介紹
1.5 本章小結
第2章 Verilog HDL語言基礎
2.1 Verilog HDL語言簡介
2.1.1 Verilog HDL語言的歷史
2.1.2 Verilog HDL的主要能力
2.1.3 Verilog HDL和VHDL的區別
2.1.4 Verilog HDL設計方法
2.2 Verilog HDL基本程式結構
2.3 Verilog HDL語言的數據類型和運算符
2.3.1 標誌符
2.3.2 數據類型
2.3.3 模組連線埠
2.3.4 常量集合
2.3.5 運算符和表達式
2.4 Verilog HDL語言的描述語句
2.4.1 結構描述形式
2.4.2 數據流描述形式
2.4.3 行為描述形式
2.4.4 混合設計模式
2.5 Verilog代碼書寫規範
2.5.1 信號命名規則
2.5.2 模組命名規則
2.5.3 代碼格式規範
2.5.4 模組調用規範
2.6 Verilog常用程式示例
2.6.1 Verilog基本模組
2.6.2 基本時序處理模組
2.6.3 常用數字處理算法的Verilog實現
2.7 本章小結
第3章 基於Xilinx晶片的HDL語言高級進階
3.1 面向硬體電路的設計思維
3.1.1 面向硬體的程式設計思維
3.1.2 “面積”和“速度”的轉換原則
3.1.3 同步電路的設計原則
3.1.4 模組劃分的設計原則
3.2 優秀的HDL代碼風格
3.2.1 代碼風格的含義
3.2.2 通用代碼風格的介紹
3.2.3 專用代碼風格的簡要說明
3.3 Verilog建模與調試技巧
3.3.1 雙向連線埠的使用和仿真
3.3.2 阻塞賦值與非阻塞賦值
3.3.3 輸入值不確定的組合邏輯電路
3.3.4 數學運算中的擴位與截位操作
3.3.5 利用塊RAM來實現數據延遲
3.3.6 測試向量的生成
3.4 Xilinx公司原語的使用方法
3.4.1 計算組件
3.4.2 時鐘組件
3.4.3 配置和檢測組件
3.4.4 吉比特收發器組件
3.4.5 I/O連線埠組件
3.4.6 處理器組件
3.4.7 RAM/ROM組件
3.4.8 暫存器和鎖存器
3.4.9 移位暫存器組件
3.4.10 Slice/CLB組件
3.5 本章小結
第4章 ISE開發環境使用指南
4.1 ISE套件的介紹與安裝
4.1.1 ISE簡要介紹
4.1.2 ISE功能簡介
4.1.3 ISE軟體的安裝
4.1.4 ISE軟體的基本操作
4.2 基於ISE的代碼輸入
4.2.1 新建工程
4.2.2 代碼輸入
4.2.3 代碼模板的使用
4.2.4 Xilinx IP Core的使用
4.3 基於ISE的開發流程
4.3.1 基於Xilinx XST的綜合
4.3.2 基於ISE的仿真
4.3.3 基於ISE的實現
4.3.4 基於ISE的晶片編程
4.3.5 功耗分析以及xpower的使用
4.4 約束檔案的編寫
4.4.1 約束檔案的基本操作
4.4.2 ucf檔案的語法說明
4.4.3 管腳和區域約束語法
4.4.4 管腳和區域約束編輯器PACE
4.5 ISE與第三方軟體
4.5.1 Synplify Pro軟體的使用
4.5.2 ModelSim軟體的使用
4.5.3 Synplify Pro、ModelSim和ISE的聯合開發流程
4.5.4 ISE與MATLAB的聯合使用
4.6 Xilinx FPGA晶片底層單元的使用
4.6.1 Xilinx全局時鐘網路的使用
4.6.2 DCM模組的使用
4.6.3 Xilinx內嵌塊存儲器的使用
4.6.4 硬核乘加器的使用
4.7 本章小結
第5章 FPGA配置電路及軟體操作
5.1 FPGA配置電路綜述
5.1.1 Xilinx FPGA配置電路綜述
5.1.2 Xilinx FPGA常用的配置管腳
5.1.3 Xilinx FPGA配置電路分類
5.2 JTAG電路的原理與設計
5.2.1 JTAG電路的工作原理
5.2.2 Xilinx JTAG下載線
5.3 FPGA的常用配置電路
5.3.1 主串模式??最常用的FPGA配置模式
5.3.2 SPI串列Flash配置模式
5.3.3 從串配置模式
5.3.4 位元組寬度外部接口並行配置模式
5.3.5 JTAG配置模式
5.3.6 System ACE配置方案
5.4 iMPACT軟體使用
5.4.1 iMPACT綜述與基本操作
5.4.2 使用iMPACT創建配置檔案
5.4.3 使用iMPACT配置晶片
5.4.4 FPGA配置失敗的常見問題
5.5 從配置PROM中讀取用戶數據
5.5.1 從PROM中引導數據簡介
5.5.2 硬體電路設計方法
5.5.3 軟體操作流程
5.6 本章小結
第6章 線上邏輯分析儀ChipScope的使用
6.1 ChipScope介紹
6.1.1 ChipScope Pro簡介
6.1.2 ChipScope Pro軟體的安裝
6.1.3 ChipScope Pro的使用流程
6.2 ChipScope Core Generator使用說明
6.2.1 ChipScope Pro核的基本介紹
6.2.2 ChipScope核的生成流程
6.3 ChipScope Core Inserter使用說明
6.3.1 Core Inserter的用戶界面
6.3.2 Core Inserter的基本操作
6.4 ChipScope Pro Analyzer使用說明
6.4.1 ChipScope 分析儀的用戶界面
6.4.2 ChipScope Analyzer的基本操作
6.5 在ISE中直接調用ChipScope的套用實例
6.5.1 在工程中添加ChipScope Pro檔案
6.5.2 在ChipScope Pro中完成下載和觀察
6.6 本章小結
第7章 基於FPGA的數位訊號處理技術
7.1 數位訊號概述
7.1.1 數位訊號的產生
7.1.2 採樣定理
7.1.3 數字系統的主要性能指標
7.2 離散傅立葉變換基礎
7.2.1 離散傅立葉變換
7.2.2 頻域套用
7.2.3 FFT/IFFT IP Core的使用
7.3 XtremeDSP模組功能介紹
7.4 乘累加結構的FIR濾波器
7.4.1 單乘法器MAC FIR濾波器
7.4.2 對稱MAC FIR濾波器
7.4.3 MAC FIR濾波器IP Core的使用
7.5 半並行/並行FIR濾波器
7.5.1 並行FIR濾波器
7.5.2 半並行FIR濾波器
7.5.3 FIR Compiler IP Core的使用
7.6 多通道FIR濾波器
7.6.1 濾波器組的基本概念
7.6.2 多通道FIR濾波器的基本原理
7.6.3 多通道FIR濾波器組的FPGA實現
7.7 本章小結
第8章 基於System Generator的DSP系統開發技術
8.1 System Generator的簡介與安裝
8.1.1 System Generator簡介
8.1.2 System Generator的主要特徵
8.1.3 System Generator軟體的安裝和配置
8.2 System Generator入門基礎
8.2.1 System Generator開發流程簡介
8.2.2 Simulink基礎
8.2.3 AccelDSP軟體工具
8.3 基於System Generator的DSP系統設計
8.3.1 System Generator快速入門
8.3.2 System Generator中的信號類型
8.3.3 自動代碼生成
8.3.4 編譯MATLAB設計生成FPGA代碼
8.3.5 子系統的建立和使用
8.4 基於System Generator的硬體協仿真
8.4.1 硬體協仿真平台的介紹與平台安裝
8.4.2 硬體協仿真的基本操作
8.4.3 共享存儲器的操作
8.5 System Generator的高級套用
8.5.1 導入外部的HDL程式模組
8.5.2 設計線上調試
8.5.3 系統中的多時鐘設計
8.5.4 軟、硬體聯合開發
8.5.5 FPGA設計的高級技巧
8.5.6 設計資源評估
8.6 開發實例： 基於FIR濾波器的協仿真實例
8.7 本章小結
第9章 基於FPGA的可程式嵌入式開發技術
9.1 可程式嵌入式系統（EDK）介紹
9.1.1 基於FPGA的可程式嵌入式開發系統
9.1.2 Xilinx公司的解決方案
9.2 XILINX嵌入式開發系統組成介紹
9.2.1 片內微處理器軟核microblaze
9.2.2 片內微處理器PowerPC
9.2.3 常用的IP核以及設備驅動
9.2.4 系統設計方案
9.3 EDK軟體基本介紹
9.3.1 EDK的介紹與安裝
9.3.2 EDK設計的實現流程
9.3.3 EDK的檔案管理架構
9.4 XPS軟體的基本操作
9.4.1 XPS的啟動
9.4.2 利用BSB創建新工程
9.4.3 XPS的用戶界面
9.4.4 XPS的目錄結構與硬體平台
9.4.5 在XPS加入IP Core
9.4.6 在XPS中定製用戶設備的IP
9.4.7 XPS中IP Core API函式的查閱和使用方法
9.5 XPS軟體的高級操作
9.5.1 XPS的軟體輸入
9.5.2 XPS中的設計仿真
9.5.3 將EDK設計作為ISE設計的子系統
9.5.4 XPS對嵌入式作業系統的支持
9.5.5 XPS工程的實現和下載
9.5.6 線上調試工具XMD的使用
9.5.7 XPS中ChipScope的使用
9.5.8 軟體平台SDK的使用
9.6 EDK開發實例??DDR SDRAM接口控制器
9.6.1 DDR SDRAM工作原理
9.6.2 DDR SDRAM控制器的EDK實現
9.6.3 DDR SDRAM控制器的調試
9.7 本章小結
第10章 基於FPGA的高速數據連線技術
10.1 高速數據連線功能簡介
10.1.1 高速數據傳輸的背景
10.1.2 Xilinx公司高速連線功能的解決方案
10.2 實現吉比特高速串列I/O的相關技術
10.2.1 吉比特高速串列I/O的特點和套用
10.2.2 吉比特串列I/O系統的組成
10.2.3 吉比特串列I/O的設計要點
10.3 基於Rocket I/O高速串列技術
10.3.1 Rocket I/O技術簡介
10.3.2 Aurora協定
10.3.3 Rocket I/O硬核模組的體系結構
10.3.4 Rocket I/O的時鐘設計方案
10.3.5 Rocket I/O的開發要素
10.3.6 Rocket I/O IP Core的使用
10.4 基於Xilinx FPGA的千兆乙太網控制器的開發
10.4.1 千兆乙太網技術
10.4.2 基於FPGA的千兆乙太網MAC控制器實現方案
10.4.3 Xilinx 千兆乙太網MAC IP Core
10.5 本章小結
第11章 時序分析原理以及時序分析器的使用
11.1 時序分析的作用和原理
11.1.1 時序分析的作用
11.1.2 靜態時序分析原理
11.1.3 時序分析的基礎知識
11.2 Xilinx FPGA中的時鐘資源
11.2.1 全局時鐘資源
11.2.2 第二全局時鐘資源
11.3 時序約束
11.3.1 使用約束檔案添加時序約束
11.3.2 使用約束編輯器添加時序約束
11.4 ISE時序分析器
11.4.1 時序分析器簡介
11.4.2 時序分析器的檔案類型
11.4.3 時序分析器的調用與用戶界面
11.4.4 時序分析器的基本使用方法
11.4.5 提高時序性能的手段
11.5 本章小結
縮略語
參考文獻
