Verilog數字系統設計教程（第2版）

《Verilog數字系統設計教程（第2版）》是2008年北京航空航天大學出版社出版的圖書，作者是夏宇聞。

本書講述了自20世紀90年代開始在美國和其他先進的工業化國家逐步推廣的利用硬體描述語言（Verilog HDL）建模、仿真和綜合的設計複雜數字邏輯電路與系統的方法和技術。書中內容從算法和計算的基本概念出發，講述如何由硬線邏輯電路來實現複雜數字邏輯系統的方法。全書共分4部分。第一部分共8章，即Verilog數字設計基礎篇，可作為本科生的入門教材。第二部分共10章，即設計和驗證篇，可作為本科高年級學生或研究生學習數字系統設計的參考書。第三部分為實踐篇，共提供12個上機練習和實驗範例。第四部分是語法篇，即Verilog 硬體描述語言參考手冊；IEEE Verilog13642001標準簡介，以反映Verilog語法的最新變化，可供讀者學習、查詢之用。

本書的教學方式以每2學時講授一章為宜，每次課後需要花10 h複習思考。完成10章學習後，就可以開始做上機練習，由簡單到複雜，由典型到一般，循序漸進地學習Verilog HDL基礎知識。按照書上的步驟，可以使大學電子類及計算機工程類本科及研究生，以及相關領域的設計工程人員在半年內掌握Verilog HDL設計技術。

本書可作為電子工程類、自動控制類、計算機類的大學本科高年級及研究生教學用書，亦可供其他工程人員自學與參考。

內容簡介

本書可作為電子工程類、自動控制類、計算機類的大學本科高年級及研究生教學用書，亦可供其他工程人員自學與參考。