圖書信息
出版社: 科學出版社; 第4版 (2010年6月1日)
叢書名: 普通高等教育“十一五”國家級規劃教材
平裝: 415頁
正文語種: 簡體中文
開本: 16
ISBN: 9787030276797, 7030276795
條形碼: 9787030276797
尺寸: 25.6 x 18.6 x 1.8 cm
重量: 662 g
內容簡介
《EDA技術實用教程:VHDL版(第4版)》根據課堂教學和實驗操作的要求，以提高實際工程設計能為目的，深入淺出地對EDA技術、VHDL硬體描述語言、FPGA開發用及相關知識作了系統和完整的介紹，讀者通過學習《EDA技術實用教程:VHDL版(第4版)》並完推薦的實驗，能初步了解和掌握EDA的基本內容及實用技術。
全包括EDA的基本知識、常用EDA工具的使用方法和目標器件的結原理、以情景導向形式和實例為主的方法介紹的多種不同的設輸入方法、對VHDL的設計最佳化以及基於EDA技術的典型設計項目各章都安排了習題和針對性較強的實驗與設計項目。書中列舉大部分VHDL設計實例和實驗示例實現的EDA工具平台是Quartus9.0，硬體平台是CycloneⅢ系列FPGA，並在EDA實驗系統上通過硬體測試。
《EDA技術實用教程:VHDL版(第4版)》可作為高等院校電子工程、通信、工業自動化計算機套用技術、電子對抗、儀器儀表、數位訊號或圖像處理學科的本科生或研究生的電子設計、EDA技術和VHDL硬體描述語的教材及實驗指導書，同時也可作為相關專業技術人員的自學考書。
目錄
第1章 概述
1.1 EDA技術及其發展
1.2 EDA技術實現目標
1.3 硬體描述語言
1.4 HDL綜合
1.5 基於HDL的自頂向下設計方法
1.6 EDA技術的優勢
1.7 EDA設計流程
1.7.1 設計輸入（原理圖/HDL文本編輯）
1.7.2 綜合
1.7.3 適配
1.7.4 時序仿真與功能仿真
1.7.5 編程下載
1.7.6 硬體測試
1.8 ASIC及其設計流程
1.8.1 ASIC設計簡介
1.8.2 ASIC設計一般流程簡述
1.9 常用EDA工具
1.9.1 設計輸入編輯器
1.9.HDL綜合器
1.9.3 仿真器
1.9.4 適配器
1.9.5 下載器
1.10 Quartus II簡介
1.11 IP核
1.12 EDA技術發展趨勢
習題
第2章 FPGA/CPLD結構原理
2.1 概述
2.1.1 PLD的發展歷程
2.1.2 PLD分類
2.2 簡單PLD結構原理
2.2.1 邏輯元件符號表示
2.2.2 PROM結構原理
2.2.3 PLA結構原理
2.2.4 PAL結構原理
2.2.5 GAL結構原理
2.3 CPLD的結構及其工作原理
2.4 FPGA的結構及其工作原理
2.4.1 查找表邏輯結構
2.4.2 Cyclone III系列器件的結構與原理
2.5 硬體測試
2.5.1 內部邏輯測試
2.5.2.FlAG邊界掃描測試
2.5.3 嵌入式邏輯分析儀
2.6 PLD產品概述
2.6.1 Lattice公司的PLD器件
2.6.2 Xilinx公司的PLD器件
2.6.3.Altera公司的PLD器件
2.6.4.ACTEL公司的PLD器件
2.6.5 Altera的FPGA配置方式
2.7 CPLD/FPGA的編程與配置
2.7.1 CPLD在系統編程
2.7.2 FPGA配置方式
2.7.3 FPGA專用配置器件
2.7.4 使用單片機配置FPGA
2.7.5 使用CPLD配置FPGA
習題
第3章 VHDL設計初步
3.1 組合電路的VHDL描述
3.1.1 2選1多路選擇器及其VHDL描述1
3.1.2 2選1多路選擇器及其VHDL描述2
3.1.3 2選1多路選擇器及其VHDL描述3
3.1.4 半加器及其VHDL的描述
3.1.5 1位二進制全加器及其VHDL描述
3.1.6 VHDL例化語句
3.2 基本時序電路的VHDL描述
3.2.1 D觸發器的VHDL描述
3.2.2 VHDL實現時序電路的不同表述
3.2.3 異步時序電路設計
3.3 計數器的VHDL設計
3.3.1 4位二進制加法計數器設計
3.3.2 整數類型
3.3.3 計數器的其他VHDL表達方式
3.4 實用計數器的VHDL設計
習題
第4章 Quartus II套用嚮導
4.1 基本設計流程
4.1.1 建立工作庫資料夾和編輯設計檔案
4.1.2 創建工程
4.1.3 編譯前設定
4.1.4 全程編譯
4.1.5 時序仿真
4.1.6 套用RTL電路圖觀察器
4.2 引腳設定與硬體驗證
4.2.1 引腳鎖定
4.2.2 編譯檔案下載
4.2.3 AS模式編程
4.2.4 JTFAG間接模式編程配置器件
4.2.5 USB-Blaster編程配置器件使用方法
4.2.6 其他的鎖定引腳方法
4.3 嵌入式邏輯分析儀使用方法
4.4 編輯Signal Tap II的觸發信號
4.5 原理圖輸入設計方法
4.5.1 層次化設計流程
4.5.2 套用宏模組的多層次原理圖設計
4.5.3 74系列宏模組邏輯功能真值表查詢
4.6 keep屬性套用
4.7 Signal Probe使用方法
4.8 Settings設定
4.9 適配器fitter設定
4.10 HDL版本設定及Analysis&Synthesis功能
4.11 Chip Planner套用
4.11.1 Chip Planner套用實例
4.11.2 Chip Planner功能說明
4.11.3 利用Change Manager檢測底層邏輯
4.12 Synplify Pro的套用及其與Quartus II接口
4.12.1 Synplify Pro設計指南
4.12.2 Synplify Pro與Quartus II的接口方法
習題
實驗與設計
4-1 設計含異步清零和同步載入與時鐘使能的計數器
4-4 4選l多路選擇器設計實驗
4-3 用文本和原理圖輸入法設計8位全加器
4-4 十六進制7段數碼顯示解碼器設計
4-5 原理圖輸入法設計8位十進制顯示的頻率計
4-6 數碼掃描顯示電路設計
第5章 VHDL設計進階
5.1 數據對象
5.1.1 常數
5.1.2 變數
5.1.3 信號
5.1.4 進程中的信號賦值與變數賦值
5.2 VHDL設計實例及其語法內涵
5.2.1 含同步並行預置功能的8位移位暫存器設計
5.2.2 移位模式可控的8位移位暫存器設計
5.2.3 位矢中‘1’碼個數統計電路設計
5.2.4 三態門設計
5.2.5 雙向連線埠的設計方法
5.2.6 三態匯流排電路設計
5.2.7 雙邊沿觸發時序電路設計討論
5.3 順序語句歸納
5.3.1 進程語句格式
5.3.2 進程結構組成
5.3.3 進程要點
5.4 並行賦值語句討論
5.5 IF語句概述
5.6 半整數與奇數分頻電路設計
5.7 仿真延時
5.7.1 固有延時
5.7.2 傳輸延時
5.7.3 仿真6
5.8 VHDL的RTL表述
5.8.1 行為描述
5.8.2 數據流描述
5.8.3 結構描述
習題
實驗與設計
5-1 半整數與奇數分頻器設計
5-2 簡易分頻器設計
5-3 VGA彩條信號顯示控制電路設計
……
第6章 宏功能模組與IP套用
第7章 VHDL有限狀態機設計
第8章 系統最佳化和時序分析
第9章 VHDL結構與要素
第10章 VHDL基本語句
第11章 系統仿真
附錄
主要參考文獻
