內容簡介
《EDA原理及Verilog實現》是為高等學校信息類和其他相關專業編著的教材。《EDA原理及Verilog實現》共分為11章。主要介紹了EDA設計導論，可程式邏輯器件設計方法，Verilog HDL語言基礎，數字邏輯單元設計，Verilog HDL高級設計技術，基於HDL的設計輸入，基於原理圖的設計輸入，設計綜合和行為仿真，設計實現和時序仿真，設計下載和調試，數字系統設計實例。
根據EDA課程的教學要求和實際的教學實踐的體會，《EDA原理及Verilog實現》不僅系統地介紹了EDA的設計理論，而且將理論和實踐相結合，給出了大量的設計實例，並反映了最新的EDA設計技術及發展趨勢。
《EDA原理及Verilog實現》可作為大學本科生和研究生教材，也可作為從事Xilinx可程式邏輯器件設計的設計人員的參考用書，同時也可作為與Xilinx相關的培訓教材。
圖書目錄
第1章 EDA設計導論1
1.1 EDA技術綜述1
1.1.1 EDA技術發展歷史1
1.1.2 EDA技術含義3
1.1.3 EDA技術主要內容3
1.2 PLD設計方法學7
1.2.1 PLD設計概論7
1.2.2 PLD設計流程8
1.2.3 SOPC設計流程11
1.3 HDL硬體描述語言11
1.3.1 HDL硬體描述語言概念11
1.3.2 HDL語言特點和比較12
1.3.3 HDL語言最新發展13
習題14
第2章 可程式邏輯器件設計方法15
2.1 可程式邏輯器件基礎15
2.1.1 可程式邏輯器件概述15
2.1.2 可程式邏輯器件的發展歷史16
2.2 PLD晶片製造工藝17
2.3 PLD晶片結構18
2.3.1 CPLD原理及結構18
2.3.2 FPGA原理及結構20
2.3.3 CPLD和FPGA比較24
2.3.4 PLD選擇原則25
2.4 Xilinx公司晶片簡介26
2.4.1 Xilinx CPLD晶片介紹26
2.4.2 Xilinx FPGA晶片介紹29
2.4.3 Xilinx PROM晶片介紹40
習題41
第3章 Verilog HDL語言基礎42
3.1 Verilog語言概述42
3.1.1 Verilog HDL語言發展歷史42
3.1.2 Verilog HDL硬體描述語言功能43
3.2 Verilog程式結構44
3.2.1 模組聲明44
3.2.2 模組連線埠定義45
3.2.3 信號類型聲明46
3.2.4 邏輯功能定義46
3.3 Verilog語言要素47
3.4 Verilog常量48
3.4.1 整數型常量48
3.4.2 實數型常量50
3.4.3 字元串常量50
3.5 Verilog數據類型51
3.5.1 網路和變數52
3.5.2 參數56
3.5.3 向量57
3.6 Verilog名字空間59
3.7 Verilog語言表達式60
3.7.1 操作符60
3.7.2 延遲表達式66
3.7.3 表達式的位寬66
3.7.4 有符號表達式67
3.8 Verilog行為描述語句67
3.8.1 過程語句68
3.8.2 語句塊70
3.8.3 賦值語句72
3.8.4 分支語句75
3.8.5 循環控制語句78
3.9 Verilog門級描述語句80
3.9.1 內置基本門級元件81
3.9.2 用戶自定義基本元件85
3.10 Verilog生成語句及結構89
3.11 Verilog編譯指示語句90
3.12 Verilog系統任務和函式94
3.13 Verilog用戶定義任務和函式103
3.13.1 任務103
3.13.2 函式106
3.14 Verilog語言模組描述方式108
3.14.1 層次化設計方法108
3.14.2 模組的行為級描述109
3.14.3 模組的數據流描述109
3.14.4 模組的結構描述111
習題112
第4章 數字邏輯單元設計113
4.1 組合邏輯電路設計113
4.1.1 基本邏輯門電路設計113
4.1.2 編碼器和解碼器設計114
4.1.3 數據選擇器設計116
4.1.4 數字比較器設計117
4.1.5 數據運算單元設計117
4.1.6 匯流排緩衝器設計119
4.2 時序邏輯電路設計120
4.2.1 時鐘和復位設計120
4.2.2 觸發器設計121
4.2.3 鎖存器設計122
4.2.4 計數器設計122
4.2.5 移位暫存器設計124
4.3 存儲器設計125
4.3.1 ROM設計125
4.3.2 RAM設計127
4.4 有限自動狀態機設計127
4.4.1 有限狀態機原理128
4.4.2 有限狀態機分類128
4.4.3 有限狀態機設計131
習題136
第5章 Verilog HDL高級設計技術138
5.1 Verilog HDL代碼風格138
5.1.1 邏輯複製和復用技術139
5.1.2 並行和流水線技術141
5.1.3 同步和異步單元處理技術143
5.1.4 邏輯處理技術147
5.1.5 模組劃分的設計原則152
5.2 IP核技術154
5.2.1 IP核分類154
5.2.2 IP核最佳化155
5.2.3 IP核生成156
5.2.4 IP核套用156
習題162
第6章 基於HDL的設計輸入163
6.1 軟體環境163
6.2 綜合工具介紹165
6.3 工程建立165
6.4 設計描述167
6.5 添加設計和檢查168
6.6 創建基於HDL的模組169
6.7 IP核產生和例化170
6.7.1 IP核的生成171
6.7.2 IP核的例化172
習題174
第7章 基於原理圖的設計輸入175
7.1 工程建立175
7.2 設計描述176
7.3 創建原理圖模組178
7.3.1 原理圖編輯器操作178
7.3.2 定義模組符號178
7.3.3 創建模組符號182
7.4 創建狀態圖模組182
7.4.1 添加狀態184
7.4.2 添加遷移184
7.4.3 添加行為184
7.4.4 添加復位條件185
7.4.5 設計輸出和添加186
7.5 設計完成186
習題186
第8章 設計綜合和行為仿真187
8.1 設計綜合187
8.1.1 行為綜合描述187
8.1.2 綜合屬性設定188
8.1.3 基於XST的綜合概述188
8.1.4 約束及設計綜合的實現189
8.1.5 RTL符號的查看189
8.2 行為仿真的實現190
8.2.1 生成測試向量190
8.2.2 基於Modelsim行為仿真實現193
8.2.3 基於ISE行為仿真實現197
習題200
第9章 設計實現和時序仿真201
9.1 實現過程概述及約束201
9.1.1 實現過程概述201
9.1.2 建立約束檔案201
9.2 實現屬性參數設定202
9.3 創建分區203
9.4 創建時序約束204
9.5 設計翻譯204
9.6 設計約束205
9.6.1 時序約束205
9.6.2 管腳和面積約束208
9.7 設計映射及時序分析210
9.7.1 設計映射210
9.7.2 使用時序分析評估塊延遲210
9.8 布局布線驗證212
9.8.1 用FPGA Editor驗證布局布線213
9.8.2 評估布局後時序214
9.8.3 改變分區HDL215
9.9 時序仿真實現216
9.9.1 時序仿真概述216
9.9.2 使用ModelSim進行時序仿真216
9.9.3 使用ISE仿真器進行時序仿真221
習題224
第10章 設計下載和調試225
10.1 可程式邏輯器件配置接口225
10.2 創建配置數據233
10.2.1 配置屬性設定233
10.2.2 創建PROM檔案234
10.3 下載實現236
10.3.1 下載環境236
10.3.2 下載實現237
10.3.3 JTAG診斷242
10.3.4 建立SVF檔案243
10.4 可程式邏輯器件調試245
10.4.1 多路復用技術的套用245
10.4.2 虛擬邏輯分析工具概述246
10.4.3 ChipScope Pro調試工具概述246
習題248
第11章 數字系統設計實例249
11.1 7段數碼管顯示功能設計249
11.1.1 7段數碼管基本顯示功能設計249
11.1.2 自動掃描復用7段數碼管的設計253
11.2 二進制碼轉換設計256
11.2.1 4位二進制碼到BCD碼變換設計256
11.2.2 8位二進制碼到BCD碼變換設計257
11.2.3 4位二進制碼到Gray碼變換設計260
11.2.4 4位Gray碼到二進制碼變換設計261
11.3 基於移位相加運算的乘法器設計262
11.3.1 設計原理262
11.3.2 設計實現及驗證263
11.3.3 設計代碼264
11.4 基於移位相減運算的除法器設計265
11.4.1 除法器設計原理265
11.4.2 設計實現及驗證267
11.4.3 設計代碼267
11.5 4位ALU單元設計269
11.5.1 設計原理269
11.5.2 設計實現和驗證269
11.5.3 設計代碼270
11.6 偽隨機序列產生器設計271
11.6.1 偽隨機序列生成原理271
11.6.2 設計實現及驗證272
11.7 滾動7段數碼顯示設計273
11.7.1 設計原理273
11.7.2 設計實現和驗證274
11.7.3 設計代碼274
11.8 序列檢測器設計277
11.8.1 設計原理277
11.8.2 設計實現及驗證278
11.8.3 設計代碼278
11.9 有限脈衝回響FIR濾波器設計280
11.9.1 有限脈衝回響FIR濾波器設計原理280
11.9.2 設計實現及驗證281
11.9.3 設計代碼282
11.10 異步先進先出佇列FIFO設計284
11.10.1 異步先進先出FIFO原理284
11.10.2 設計實現及驗證284
11.10.3 設計代碼286
11.11 數字時鐘的設計288
11.11.1 數字時鐘原理288
11.11.2 設計實現及驗證289
11.11.3 設計代碼290
11.12 液晶顯示模組套用設計294
11.12.1 液晶顯示模組原理295
11.12.2 設計實現及驗證298
11.12.3 設計代碼298
11.13 VGA接口設計300
11.13.1 設計原理300
11.13.2 設計實現及驗證303
11.13.3 設計代碼304
11.14 PS/2鍵盤接口設計309
11.14.1 設計原理309
11.14.2 設計實現及驗證312
11.14.3 設計代碼312
11.15 串列A/D轉換器套用設計316
11.15.1 系統設計原理316
11.15.2 設計實現及驗證318
11.15.3 設計代碼318
11.16 數字電壓表的設計324
11.16.1 數字電壓表設計原理324
11.16.2 設計實現及驗證327
11.16.3 設計代碼327
11.17 函式信號發生器的設計332
11.17.1 函式信號發生器設計原理332
11.17.2 設計實現及驗證333
11.17.3 設計代碼334
附錄A XST支持的Verilog結構337
附錄B XST支持的Verilog語句339
附錄C XST支持的Verilog系統任務和函式341
附錄D XST支持的Verilog原語342
附錄E XST支持的Verilog關鍵字343
參考文獻344
