技術概論
CWD是作為寫入延遲之用，Reset提供了超省電功能的命令，可以讓DDR3 SDRAM記憶體顆粒電路停止運作、進入超省電待命模式，ZQ則是一個新增的終端電阻校準功能，新增這個線路腳位提供了ODCE（On Die Calibration Engine）用來校準ODT（On Die Termination）內部終端電阻，新增了SRT（Self-Reflash Temperature）可程式化溫度控制記憶體時脈功能，SRT的加入讓記憶體顆粒在溫度、時脈和電源管理上進行最佳化，可以說在記憶體內，就做了電源管理的功能，同時讓記憶體顆粒的穩定度也大為提升，確保記憶體顆粒不致於工作時脈過高導致燒毀的狀況，同時DDR3 SDRAM還加入RASR（Partial Array Self-Refresh）局部Bank刷新的功能，可以說針對整個記憶體Bank做更有效的資料讀寫以達到省電功效。
新型設計
DDR3預藉機1．8bit預取設計，而DDR2為4bit預取，這樣DRAM核心的頻率只有等效數據頻率的1/8，DDR3-800的核心工作頻率（核心頻率）只有100MHz。
2．採用點對點的拓撲架構，以減輕地址/命令與控制匯流排的負擔。
3．採用100nm以下的生產工藝，將工作電壓從DDR2的1.8V降至1.5V，增加異步重置（Reset）與ZQ校準功能。
與DDR2比較
1.突髮長度（Burst Length，BL）：由於DDR3的預取為8bit，所以突發傳輸周期（Burst Length，BL）也固定為8，而對於DDR2和早期的DDR架構系統，BL=4也是常用的，DDR3為此增加了一個4bitBurst Chop（突發突變）模式，即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數據突發傳輸，屆時可通過A12地址線來控制這一突發模式。而且需要指出的是，任何突發中斷操作都將在DDR3記憶體中予以禁止，且不予支持，取而代之的是更靈活的突發傳輸控制（如4bit順序突發）。
2.定址時序（Timing）：就像DDR2從DDR轉變而來後延遲周期數增加一樣，DDR3的CL周期也將比DDR2有所提高。DDR2的CL範圍一般在2～5之間，而DDR3則在5～11之間，且附加延遲（AL）的設計也有所變化。DDR2時AL的範圍是0～4，而DDR3時AL有三種選項，分別是0、CL-1和CL-2。另外，DDR3還新增加了一個時序參數——寫入延遲（CWD），這一參數將根據具體的工作頻率而定。
3.DDR3新增的重置（Reset）功能：重置是DDR3新增的一項重要功能，並為此專門準備了一個引腳。DRAM業界很早以前就要求增加這一功能，如今終於在DDR3上實現了。這一引腳將使DDR3的初始化處理變得簡單。當Reset命令有效時，DDR3記憶體將停止所有操作，並切換至最少量活動狀態，以節約電力。 在Reset期間，DDR3記憶體將關閉內在的大部分功能，所有數據接收與傳送器都將關閉，所有內部的程式裝置將復位，DLL（延遲鎖相環路）與時鐘電路將停止工作，而且不理睬數據匯流排上的任何動靜。這樣一來，將使DDR3達到最節省電力的目的。
4.DDR3新增ZQ校準功能：ZQ也是一個新增的腳，在這個引腳上接有一個240歐姆的低公差參考電阻。這個引腳通過一個命令集，通過片上校準引擎（On-Die Calibration Engine，ODCE）來自動校驗數據輸出驅動器導通電阻與ODT的終結電阻值。當系統發出這一指令後，將用相應的時鐘周期（在加電與初始化之後用512個時鐘周期，在退出自刷新操作後用256個時鐘周期、在其他情況下用64個時鐘周期）對導通電阻和ODT電阻進行重新校準。
5.參考電壓分成兩個：在DDR3系統中，對於記憶體系統工作非常重要的參考電壓信號VREF將分為兩個信號，即為命令與地址信號服務的VREFCA和為數據匯流排服務的VREFDQ，這將有效地提高系統數據匯流排的信噪等級。
6.點對點連線（Point-to-Point，P2P）：這是為了提高系統性能而進行的重要改動，也是DDR3與DDR2的一個關鍵區別。在DDR3系統中，一個記憶體控制器只與一個記憶體通道打交道，而且這個記憶體通道只能有一個插槽，因此，記憶體控制器與DDR3記憶體模組之間是點對點（P2P）的關係（單物理Bank的模組），或者是點對雙點（Point-to-two-Point，P22P）的關係（雙物理Bank的模組），從而大大地減輕了地址/命令/控制與數據匯流排的負載。而在記憶體模組方面，與DDR2的類別相類似，也有標準DIMM（台式PC）、SO-DIMM/Micro-DIMM（筆記本電腦）、FB-DIMM2（伺服器）之分，其中第二代FB-DIMM將採用規格更高的AMB2（高級記憶體緩衝器）。 面向64位構架的DDR3顯然在頻率和速度上擁有更多的優勢，此外，由於DDR3所採用的根據溫度自動自刷新、局部自刷新等其它一些功能，在功耗方面DDR3也要出色得多，因此，它可能首先受到移動設備的歡迎，就像最先迎接DDR2記憶體的不是台式機而是伺服器一樣。在CPU外頻提升最迅速的PC台式機領域，DDR3未來也是一片光明。Intel所推出的新晶片-熊湖(Bear Lake)，其將支持DDR3規格，而AMD也預計同時在K9平台上支持DDR2及DDR3兩種規格。
記憶體改進
邏輯Bank數量DDR2 SDRAM中有4Bank和8Bank的設計，目的就是為了應對未來大容量晶片的需求。而DDR3很可能將從2Gb容量起步，因此起始的邏輯Bank就是8個，另外還為未來的16個邏輯Bank做好了準備。
封裝（Packages）
DDR3由於新增了一些功能，所以在引腳方面會有所增加，8bit晶片採用78球FBGA封裝，16bit晶片採用96球FBGA封裝，而DDR2則有60/68/84球FBGA封裝三種規格。並且DDR3必須是綠色封裝，不能含有任何有害物質。
降低功耗DDR3記憶體在達到高頻寬的同時，其功耗反而可以降低，其核心工作電壓從DDR2的1.8V降至1.5V，相關數據預測DDR3將比現時DDR2節省30%的功耗，當然發熱量我們也不需要擔心。就頻寬和功耗之間作個平衡，對比現有的DDR2-800產品，DDR3-800、1066及1333的功耗比分別為0.72X、0.83X及0.95X，不但記憶體頻寬大幅提升，功耗表現也比上代更好。
性能優勢
(1)功耗和發熱量較小：吸取了DDR2的教訓，在控制成本的基礎上減小了能耗和發熱量，使得DDR3更易於被用戶和廠家接受。
(2)工作頻率更高：由於能耗降低，DDR3可實現更高的工作頻率，在一定程度彌補了延遲時間較長的缺點，同時還可作為顯示卡的賣點之一，這在搭配DDR3顯存的顯示卡上已有所表現。
(3)降低顯示卡整體成本：DDR2顯存顆粒規格多為16M X 32bit，搭配中高端顯示卡常用的128MB顯存便需8顆。而DDR3顯存顆粒規格多為32M X 32bit，單顆顆粒容量較大，4顆即可構成128MB顯存。如此一來，顯示卡PCB面積可減小，成本得以有效控制，此外，顆粒數減少後，顯存功耗也能進一步降低。
(4)通用性好：相對於DDR變更到DDR2，DDR3對DDR2的兼容性更好。由於針腳、封裝等關鍵特性不變，搭配DDR2的顯示核心和公版設計的顯示卡稍加修改便能採用DDR3顯存，這對廠商降低成本大有好處。
DDR3顯存在新出的大多數中高端顯示卡上得到了廣泛的套用。 許多低端的顯示卡也有採用DDR3顯存的。
DDR的選購
全球僅有少數製造記憶體的公司，而銷售重新組裝的部件，並貼上自產標籤的公司，卻有數百家。從主要製造商處購買記憶體的幾大最佳原因是將品質融入製造過程的三步質量控制：可追溯編碼、老化測試和防護帶測試。
可追溯編碼
查看記憶體晶片時，您會注意到晶片上印有一串數字。這些數字用於識別和解決每批模組中可能出現的問題。通過可追溯編碼，晶片製造商（如Micron美光）能夠確定部件的製造時間、製造工廠，並能追蹤到問題晶片原產的矽片。通過建立該信息的資料庫，晶片製造商能夠更好地查明記憶體問題的原因，解決問題，並製造一批比先前模組質量更好的新模組。隨著時間的推移，製造工藝方面的諸多改進對模組品質帶來顯著影響，而品質正是第三方組裝廠難以跨越的溝渠。如果您從原始製造商處購買產品，便能充分利用不斷更迭的模組技術。
老化測試
除可追溯編碼優勢之外，真正的製造商會採用一種稱為老化測試的工藝，所生產的模板質量比使用各類組件裝配模組的公司更高。原始製造商的老化測試過程中，晶片會承受升高的溫度，挑出每批產品中短期使用便出現故障的少部分晶片。通過在最終消費者購買產品之前便將存在固有問題的晶片挑揀剔除，原始製造商能夠獲得更高的品質和可靠性。
防護帶測試
防護帶測試有助於確保晶片正常運行（即使在非常規操作條件下）。計算機的內部溫度和其它可變因素時常改變，而防護帶測試能夠將它們維持在可控範圍內。
製造記憶體晶片時，為了獲得合格的性能等級，它們須滿足特定的參數範圍。例如，某個晶片的特定指標須在10-20之間，才可視為合格。我們不會將故障晶片測試過程的參數設定為小於10或大於20，而是將故障晶片測試過程參數設定為小於11或大於19。這樣一來，當記憶體晶片用於實際運算環境且存在自然可變因素時，晶片完全能夠處於運行良好的中間範圍段。只有經測試和驗證符合嚴格“防護帶”範圍的晶片，原始記憶體製造商才能將記憶體在實際使用中遇到的自然變數維持在可控範圍內。
