內容簡介
高速電路具有的許多特點，給PCB設計帶來了電磁兼容、信號完整性、電源完整性等問題，《高速電路PCB設計與EMC技術分析（第2版）》基於常用的PCB設計軟體的套用，詳細介紹了組成該系統的各個技術模組的性能特點與連線技術。 《高速電路PCB設計與EMC技術分析（第2版）》從高速電路的特點出發，分析高速電路與低速電路的區別，進而概括出高速電路所面臨的三大問題：電磁兼容、信號完整性和電源完整性。並對這些問題的來龍去脈及其危害做了詳細的分析；最後，通過具體的實例將這些問題的解決方法貫穿到高速電路PCB設計的全過程之中。
《高速電路PCB設計與EMC技術分析（第2版）》理論體系完整、內容翔實、語言通俗易懂，實例具有很強的針對性和實用性，既可作為電子信息類專業的本科或專科教材，也可供從事高速電路工程與套用工作的科技人員參考。
目錄
上篇基礎篇第1章高速電路設計概述
1.1高速信號
1.1.1高速的界定
1.1.2高速信號的頻譜
1.1.3集總與分布參數系統
1.2無源器件的高頻特性
1.2.1金屬導線和走線
1.2.2電阻
1.2.3電容
1.2.4電感和磁珠
1.3高速電路設計面臨的問題
1.3.1電磁兼容性
1.3.2信號完整性
1.3.3電源完整性
1.4本章小結
第2章電磁兼容基礎
2.1電磁兼容的基本概念
2.1.1電磁兼容性定義
.2.1.2電磁干擾模型
2.2電磁兼容的重要性
2.2.1軍事上的意義
2.2.2產品的市場準入
2.2.3電磁泄露與信息安全
2.3電磁兼容標準化及認證
2.3.1電磁兼容標準
2.3.2電磁兼容相關認證
2.4電磁兼容設計
2.4.1系統工程方法
2.4.2結構設計與emc
2.4.3接地技術
2.4.4濾波技術
2.4.5電磁禁止技術
2.5本章小結
第3章pcb上的電磁干擾
3.1pcb基礎知識
3.2pcb上的噪聲
3.2.1電源線上的噪聲
3.2.2地線上的噪聲
3.3pcb的電磁輻射
3.4元器件的電磁輻射
3.5典型案例1——晶振信號輻射造成靈敏度下降
3.6本章小結
第4章高速電路信號完整性
4.1信號完整性概述
4.1.1信號完整性問題
4.1.2高速電路信號完整性問題的分析工具
4.2傳輸線原理
4.2.1pcb中的傳輸線結構
4.2.2傳輸線參數
4.2.3傳輸線模型
4.3時序分析
4.3.1傳播速度
4.3.2時序參數
4.3.3時序設計目標和套用舉例
4.4反射及阻抗匹配
4.4.1瞬態阻抗及反射
4.4.2反彈
4.4.3上升沿對反射的影響
4.4.4電抗性負載反射
4.5串擾
4.5.1串擾現象
4.5.2容性耦合和感性耦合
4.5.3串擾的模型描述
4.5.4串擾噪聲分析
4.5.5互連參數變化對串擾的影響
4.6本章小結
第5章信號完整性測量
5.1邏輯分析儀
5.1.1邏輯分析儀的工作原理
5.1.2採集
5.1.3存儲
5.1.4觸發
5.1.5分析
5.1.6使用邏輯分析儀
5.2示波器
5.2.1模擬示波器和數字示波器
5.2.2示波器的各個系統和控制
5.2.3示波器的關鍵指標
5.3時域反射儀和阻抗測量
5.4本章小結
第6章高速電路電源完整性
6.1電源完整性問題概述
6.1.1晶片內部開關噪聲
6.1.2晶片外部開關噪聲
6.1.3減小同步開關噪聲的其他措施
6.1.4同步開關噪聲總結
6.2電源分配網路系統設計
6.2.1pcb電源分配系統
6.2.2電源模組的模型
6.2.3去耦電容的模型
6.2.4電源／地平面對的模型
6.3本章小結
第7章去耦和旁路
7.1去耦和旁路特性
7.2去耦和旁路電路屬性參數
7.2.1能量儲存
7.2.2阻抗
7.2.3諧振
7.2.4其他特性
7.3電源層和接地層電容
7.4電容選擇舉例
7.4.1去耦電容的選擇
7.4.2大電容的選擇
7.4.3選擇電容的其他考慮因素
7.5集成晶片內電容
7.6本章小結
下篇套用篇
第8章高速電路pcb的布局和布線
8.1走線與信號迴路
8.1.1pcb的走線結構
8.1.2網路、傳輸線、信號路徑和走線
8.1.3“地”、返迴路徑、鏡像層和磁通最小化
8.2返迴路徑
8.2.1返回電流的分布
8.2.2不理想的參考平面
8.2.3參考平面的切換
8.2.4地彈
8.3高速pcb的疊層設計
8.3.1多層板疊層設計原則
8.3.2儘量使用多層電路板
8.3.36層板疊層配置實例
8.4高速pcb的分區
8.4.1高速pcb的功能分割
8.4.2混合信號pcb的分區設計
8.5高速pcb的元件布局
8.5.1布線拓撲和端接技術
8.5.2如何選擇端接方式
8.5.3端接的仿真分析
8.6高速pcb布線策略和技巧
8.6.1過孔的使用
8.6.2調整走線長度
8.6.3拐角走線
8.6.4差分對走線
8.6.5走線的3-w原則
8.7本章小結
第9章現代高速pcb設計方法及eda
9.1現代高速pcb設計方法
9.1.1傳統的pcb設計方法
9.1.2基於信號完整性分析的pcb設計方法
9.2高速互連仿真模型
9.2.1spice模型
9.2.2ibis模型
9.2.3verilog-ams
9.2.4三種模型的比較
9.2.5傳輸線模型
9.3常用pcb設計軟體
9.3.1protel
9.3.2orcad
9.3.3zukencr5000
9.3.4cadenceallegro系統互連設計平台
9.3.5mentorgraphicspads
9.4本章小結
第10章powerlogic＆powerpcb——高速電路設計
10.1pads軟體套裝
10.2powerlogic——原理圖設計
10.2.1powerlogic的用戶界面
10.2.2建立一個新的設計
10.2.3環境參數設定
10.2.4添加、刪除和複製元件
10.2.5pads元件庫與新元件的創建
10.2.6建立和編輯連線
10.2.7在powerlogic下的疊層設定
10.2.8在powerlogic下定義設計規則
10.2.9輸出網表到pcb
10.3powerpcb——版圖設計
10.3.1powerpcb的用戶界面
10.3.2設計準備
10.3.3單位設定
10.3.4建立板框線
10.3.5設定禁布區
10.3.6輸入網表
10.3.7疊層設計
10.3.8定義設計規則
10.3.9顏色設定
10.4元件布局
10.4.1準備
10.4.2散開元器件
10.4.3設定網路的顏色和可見性
10.4.4建立元件組合
10.4.5原理圖驅動布局
10.4.6放置連線器
10.4.7順序放置電阻
10.4.8使用查找
10.4.9極坐標方式放置
10.4.10布局完成
10.5布線
10.5.1布線準備
10.5.2幾種布線方式
10.5.3布線完成
10.6定義分割／混合平面層
10.6.1選擇網路並指定不同的顯示顏色
10.6.2設定各層的顯示顏色和平面層的屬性
10.6.3定義平面層區域
10.6.4定義平面層的分隔
10.6.5灌注平面層
10.6.6初步完成pcb設計
10.7本章小結
第11章hyperlynx——信號完整性及emc分析
11.1hyperlynx軟體
11.2linesim——布線前仿真
11.2.1利用linesim進行反射分析
11.2.2利用linesim進行emc
11.2.3傳輸線損耗仿真
11.2.4利用linesim進行串擾分析
11.3boardsim——布線後分析
11.3.1生成boardsim電路板
11.3.2boardsim的批處理板級分析
11.3.3boardsim的互動式仿真
11.3.4boardsim端接嚮導
11.3.5boardsim串擾分析
11.4本章小結
第12章實例——基於信號完整性分析的高速數據採集系統的設計
12.1系統組成
12.1.1ad9430晶片簡介
12.1.2cpld晶片簡介
12.1.3usb2.0設備控制晶片——cy7c68013
12.1.4sdram
12.2基於信號完整性的系統設計過程
12.2.1原理圖的信號完整性設計
12.2.2pcb的信號完整性設計
12.3設計驗證
12.3.1差分時鐘網路仿真
12.3.2數據通道仿真
12.4本章小結
附錄a常用導體材料的特性參數
附錄b常用介質材料的特性參數
附錄c變化表
附錄d國際單位的前綴
附錄e電磁兼容常用術語
附錄f我國的電磁兼容標準
參考文獻
·收起全部
