頻率綜合器是現代通信系統、雷達、測試設備中的關鍵器件 ,能夠提供高精度、高穩定度的頻率 。從20世紀 30年代首次提出頻率合成的概念以來,已經形成了 3種基本的頻率合成方法 : ①直接頻率合成;② 鎖相頻率合成 ;③ 直接數字頻率合成(DDS)。早期的頻率綜合器 (頻綜 )使用直接頻率合成方式,它們結構簡單, 易於實現, 但體積大 、成本高 。隨著大規模積體電路和超大規模積體電路技術的發展和成熟,小尺寸 、高性能 、低成本的單片射頻 /微波鎖相環路能夠大規模批量生產, 鎖相頻率綜合器迅速代替了直接頻率合成器 。 1971年, T ierney等人首次提出了直接數字頻率合成的方法, 它具有很高的頻率解析度、極快的頻率轉換速度 ,並且易於單片集成 。這 3種頻率合成方式具有不同的特點和不同的套用領域。直接頻率合成具有很好的相位噪聲性能,通常套用於地面雷達和射頻 微 / 波測試設備中, 在其它領域, 主要使用 DDS 和鎖相頻率合成方式。由於 DDS工作頻率受到時鐘頻率和數模轉換器工作速度的限制 ,在毫米波及以上波段,皆使用鎖相頻率合成技術。近來, 人們發展出多種方式組合的混合頻率合成技術 ,綜合利用 3 種基本合成方法的優點,進一步提高了器件性能 。 DDS與 PLL的組合套用最為廣泛, 很好地解決了頻率解析度和轉換速度的矛盾。隨著人們對大容量高速無線業務、高精度定位和識別的需求 ,現代無線通信 、雷達 、電子戰系統的工作頻率已經擴展到了毫米、亞毫米波段, 因此, 研究和發展低相位噪聲、高穩定度、小尺寸的毫米波頻率源成為當代頻率綜合技術領域的熱點之一 。
頻率綜合器
鎖相環路的基本組成基於常規的設計理念，經過鑒相器的相位比較後，需要加環路濾波，最後給到壓控振盪器輸出。基於此種設計方法，應該考慮外加 VCO 進行設計， 這樣會使整個印製板面積增大， 從而不能實現頻率綜合器的小型化。壓控振盪器的輸出經過採集並分頻和基準信號同時輸入鑒相器，鑒相器通過比較上述 2 個信號的頻率差，然後輸出一個直流脈衝電壓控制 VCO， 使其頻率改變， 這樣經過一個很短的時間， VCO 的輸出就會穩定於某一期望值。由於鎖相環電路簡單，具備寬頻跟蹤、 窄帶濾波的特性，並有許多通用的積體電路可供選擇， 相對於直接式頻率合成具有低成本、 小體積的特點，所以在小型化頻率綜合器中為首選方案 。
在頻率綜合器的設計過程中應該儘量採用多層板進行處理，這樣可以更高效率地套用有限的空間，實現較高的相位噪聲和其他性能指標。電源布局儘量和射頻走線遠離， 避免不必要的干擾影響到雜散的指標。儘管外接 VCO 的相位噪聲一般較高， 但是這樣會使電路的體積變大， 而且費用也會相應的提高 。
工作原理
ADF4350 晶片在內部集成了 VCO， 並且整個晶片體積很小， 為 32 引腳LFCSP_VQ 形式，這樣鎖相環電路具有結構簡單、 尺寸小、 調試工作量小、 抗干擾性能好等優點。通過設定晶片內部的計數器等就可以得到需要的頻率，具體可以通過式( 1) 和式( 2) 計算。
RFOUT = fPFD × ( INT + ( FRAC/MOD) ) ， ( 1)
式中，RFOUT為外部電壓控制振盪器( VCO) 的輸出頻率; INT 為二進制 16 位計數器的預設分頻比; MOD為預設小數模數; FRAC 為小數分頻的分子。
fPFD = REFIN × [ ] ( 1 + D) /( R × ( 1 + T) ) ， ( 2)
式中，REFIN為基準輸入頻率; D 為 REFIN倍頻器位;T 為 REFIN二分頻位; R 為二進制 10 位可程式參考分頻器的預設分頻比。
利用 ADF4350 晶片能夠設計小型化的頻率綜合器，並通過 ADIsimPLL 軟體可以仿真出相位噪聲的指標。在 2．23 GHz 時相位噪聲在偏離 1 kHz 時能夠達到至少 85 dBc /Hz， 完全能夠套用於衛星導航通信系統中 。
關鍵技術
在設計頻率綜合器電路時， 首先應考慮所占空間的 大 小， 同 時 還 要 考 慮 輸 出 匹 配 設 計， 匹 配ADF4350 的輸出以實現最佳性能的方法有多種， 最基本的方法是將一個 50Ω 電阻，串聯一個 100 pF 的直流旁路電容並連到 VVCO。該電阻與頻率無關， 因而能夠提供良好的寬頻匹配功能。同時在給 ADF4350 晶片供電時需把電源的影響降低到最小，選用較小功耗的穩壓晶片作為供電使用，在供電的輸出連線埠利用電容進行濾波處理，儘量將紋波降低，這樣能夠將鎖相環晶片的性能發揮到最好的水平。
控制晶片選取 Atmel8L- 8MU， 將頻率綜合器的控制引腳與該單片機相連，由於走線較多，考慮到節省空間的問題，運用 4 層印製板進行走線，控制線儘量在中間層布線，由於輸出頻率較高，在印製板空白的地方儘量能夠多打一些過孔， 這樣能夠實現良好的接地，對於整體的性能會有所改善。通 過 在 頻 率 綜 合 器 的 前 端 加 整 型 芯 片，將輸入參考正弦曲線轉換成方波，這樣會使頻率源輸出的相噪指標提高 3 dB 左右。頻率綜合器採用封閉禁止盒的結構設計方式，為了測試方便，禁止盒兩側選用盲插型射頻接外掛程式，這樣減小了橫向的尺寸。
毫米波頻綜發展動態
隨著人們對寬頻 、高速多媒體無線業務的需求日益增加 ,現有的頻段已經十分擁擠 ,無法滿足高數據傳輸率的要求 ,因此 ,毫米波 、亞毫米波無線通信引起了人們的廣泛關注 。其中 , 高數據傳輸率的60GH z無線套用具有非常廣泛的套用前景 。60GH z無線通信系統常指工作頻率位於 50 ～ 70GH z範圍 , 傳輸比特率大於 1Gbps的無線通信系統 。在該頻段內 (頻寬約為 8GH z), 空氣對無線信號衰減達到峰值 (10 ～ 15dB /km ),使之成為本地無線業務理想的工作頻段 。為了促進 60GH z商用無線業務的發展 ,各國都紛紛制定了相關政策 ,如美國聯邦通信委員會 (FCC )預留出 59 ～ 64GH z, 日本將 59 ～66GH z的頻段作為無限制使用範圍 , 歐洲則把這一頻段用作通用寬頻移動通信系統 。這些措施極大地促進了 60GH z無線終端設備和器件的研發。
實現高性能毫米波頻綜必須關注的方面有 : ①提高工作頻率 ; ② 提高捷變頻速度 ; ③ 提高頻率穩定度 ; ④ 降低相位噪聲 , 抑制雜散 ; ⑤降低成本 。從商用的角度來講 , 要求工作於該頻段的無線終端設備具有小的體積 , 低廉的成本 。目前已有的一些設備成本非常高 , 不利於市場推廣 。如何在可接受的性能下降時實現低成本 , 成為毫米波頻綜研究的焦點 , 單片微波積體電路 (MM IC)是解決這一問題的有效途徑 , 並且已經有很多使用該技術實現 60GH z通信系統功能部件的報導。 MM IC是把無源元件 、微波半導體器件 、傳輸線和互聯線集成製作在一塊半導體基片上 ,構成具有完整功能的微波電路。使用 MM IC 技術可以減少晶片元件數 ,降低寄生參數的影響 , 極大地提高電路的工作頻率和性能 ,同時也大大減小了設備的重量 、體積 、成本 。因此 ,開發單片集成毫米波頻綜成為一個主要研究方向。
套用於毫米波頻綜的數字器件是影響其工作頻率的一個重要因素 。受到短溝道效應的限制 , 基於砷化鎵場效應管 (G aAs FET )高速數字器件的工作頻率很難到達毫米波段 。減小場效應電晶體 (FET )柵極長度可以有效提高器件工作頻率 , 然而隨著柵長減小 ,門限電壓會朝負電壓方向移動 ,電流截止特性隨之惡化 ,產生了短溝道效應 ; 另一方面 , 光刻製版過程中存在柵長不均勻 , 亦導致大的門限電壓漂移 , 從而影響數字積體電路所必須的高度一致的門限電壓和可重複製造性 。因此 , 毫米波鎖相頻綜實現的常用方法是在 VCO 與 P /FD 之間的反饋迴路串聯分頻器 ,以提供給數字器件較低的頻率 ,同時輸出端級聯倍頻器 。 分諧波注入鎖定頻率合成技術 [ 23 ～ 27]也是實現毫米波頻綜的一種備用方法 ,其優點在於電路緊湊 、鎖定範圍寬 。 E iji Suem atsu 等人提出一種分諧波注入鎖定頻綜 , 輸出中心頻率為55GH z和 57GH z, 在偏離載波 100kH z處相位噪聲- 87dBc / H z, 其 MM IC晶片面積為 1. 7 ×1. 2mm 2。
K.Kam ogaw a等人提出另一種分諧波注入鎖定頻綜 方法, 輸出中心頻率 52GH z, 輸出功率大於-5dBm , MM IC晶片面積 1. 2 ×0. 9mm2 。限於高性能毫米波頻綜器實現技術難度 、加工工藝和測試條件, 國內對其研究不多 , 已報導的研究大部分集中在 Ka波段 , 實現方式是選用商業高性能元器件進行組裝 。鮑景富等設計並製造了工作於 3mm 波長的鎖相頻率綜合器, 是目前國內報導工作頻率最高的鎖相頻綜 。由於 60GH z鎖相頻綜在星際通信等方面具有廣泛的套用需求 ,我們將著重介紹 60GH zMM IC鎖相頻綜。
1995年 , 惲小華等提出了一種 60GH z頻綜方案。取樣鎖相源產生 13. 5GH z的信號 , 作為上變頻器的本振 , 對 L 波段的捷變頻頻綜的輸出信號 (1 ～ 1. 5GH z)進行上變頻 , 再經過四倍頻以輸出 V 波段頻率 。取樣鎖相源使用高 Q 的介質諧振器壓控振盪器來輸出低相噪的信號 , L波段捷變頻頻綜也能提供高穩定度的信號 ,保證了上變頻後信號具有較低的相位噪聲 。實測頻綜的輸出頻率為 58～ 60GH z,輸出功率為 7. 5 ～ 8. 2dBm ,相位噪聲優於 - 86dBc / H z在 1kH z處 ,雜散小於 -60dBc。該頻綜性能較高 ,但是使用器件較多 ,體積達到了 100 ×80 ×30mm3 。國內基於 MM IC 技術的頻綜研究尚未見報導 , 但已開始了相關功能模組如VCO、倍頻器和放大器等的研究。實現 MM IC毫米波鎖相頻綜的主要方法是利用成熟的 MM IC微波鎖相頻綜技術,在其輸出端級聯高性能的倍頻器 ,研究重點集中於如何降低晶片尺寸以降低成本 , 以及如何克服 MM IC電路低Q 值所帶來的高相位噪聲。
毫米波頻綜技術發展趨勢
毫米波頻綜實驗工作已經取得了很大進展 ,但是仍然存在許多有待深入研究和解決的問題 。 ①目前已有的毫米波頻綜工作頻率並不高 , 主要受到一些模擬器件和數字器件工作頻率的影響 , 如模擬和數字分頻器 ,半導體材料和工藝是其中的關鍵因素 。提高數字電路的工作頻率 ,就必須克服影響數字電路工作頻率的短溝道效應 ,這需要在半導體材料和加工技術方面有所突破 。理想的半導體材料應具有更高的電子飽和速度 , 可套用於大功率 、高速 、高溫條件 ,並能與目前使用的技術兼容 ; ②使用介質諧振器可以有效增加 MM IC電路的 Q 值 。但是與晶振一樣 ,目前的工藝無法直接將其集成到晶片上 ,這使電路尺寸較大 。需要發展將晶振 /介質振盪器做到一個晶片上的半導體加工技術 , 來實現高 Q值 、小尺寸的電路 。另一方面 ,射頻微機電系統 (RFM EM S)技術已經可以在半導體襯底上製造電感 、可調電容等無源器件 , 具有射頻損耗小 、直流功耗低 、非線性度小 、參數可調範圍寬 、Q 值高等優點 , 極大提高了電路的整體性能和集成度 。隨著 RF MEM S技術的發展 ,集成高 Q 值的振盪器將大大提高毫米波頻綜抑制相位噪聲的能力 ; ③目前的毫米波頻綜電路集成度還有待進一步提高 。使用三維 MM IC技術 (3D MM IC ), 在三維空間對電路進行組裝 , 可以提高信號的傳輸速度 ,減少電路的干擾 ,大大減小電路尺寸 。因此 , 3D MM IC技術的進步也成為推動毫米波頻綜發展的關鍵技術之一 ; ④使用更高穩定度的參考信號源 。毫米波頻綜通常使用晶振作為參考信號 ,但是 ,隨著溫度的變化 , 晶振頻率也會發生漂移 , 這將惡化頻綜的頻率穩定性和相位噪聲性能 。如果使用 GPS精確的時鐘信號作為參考頻率 , 將會大大提高頻綜的頻率穩定度和相位噪聲性能 。因此 , 研究性能優異的 GPS接收電路來提取 GPS時鐘信號 ,也是毫米波頻綜發展的一個方向 ; ⑤ 隨著電路集成度的提高 , 急需新的測試技術來避免不合格產品 ,減少生產成本 。具備射頻 、模擬 、數字 、嵌入式存儲和掃描能力 、能與片上探針台接口的自動測試設備成為測試技術發展的目標 ; ⑥在毫米波頻綜里使用 DDS將會極大地提高毫米波頻綜的頻率解析度和轉換速度 。有兩種使用 DDS的方式 , 一種是將DDS作為 PLL的參考頻率源, 可以很好地解決頻率解析度與頻率捷變之間的矛盾 , 通過設定 DDS 頻率字和兩個可變分頻器的分頻比 , 還可以降低相位噪聲 ; 另一種方案是直接使用 DDS, 通過倍頻來獲得毫米波信號 ,重點研究提高 DDS 頻率和降低輸出相位噪聲的方法 。 ⑦除了以上方面 , 對有源器件精確建模也是一個重要的研究內容 。現有模型並不完善 ,特別在高頻率 、大信號條件下 , 有源器件表現出強烈的非線性 ,性能仿真還不能完整準確預測電路的表現 。特別是振盪器設計時 ,無法得到輸出信號的全部信息 ,使頻綜系統設計可靠性不高 ,增大了設計成本和風險 。發展和開發高精度 、高可靠性仿真方法和功能軟體對毫米波頻綜的設計具有至關重要的作用 。
