背景與發展
頻率源是現代通信系統、 雷達系統必不可少的關鍵部件。而寬頻頻率源是雷達導引頭中的關鍵組成部件， 其主要作用是產生寬頻本振信號或導引頭自檢信號， 它的性能指標直接影響到整個雷達系統的性能。寬頻頻率信號產生技術是現代雷達設計中的一項關鍵技術， 相對於單個頻點信號產生來講， 為實現大頻寬內良好的相位噪聲性能和跳頻時間等指標， 具有更大的難度， 需要綜合考慮各個方面的因素 。
頻率源技術是現在微波測量、通信和雷達系統等套用領域裡面的關鍵技術。20世紀90年代以來，隨著對毫米波技術需求的增長以及在研製毫米波雷達發射機、接收機、天線和無源器件等各個方面的重大突破，毫米波技術的發展進入了一個新的階段。同時，這也對毫米波頻率源提出了越來越高的要求。小型化、超寬頻、低雜散和低功耗成為研究的熱點，也是主要的發展趨勢。小型化集成封裝技術為電子類設備性能提高、功能增加、生產規模擴大和成本降低的重要制約因素。實現小型化集成封裝有多種技術，包括低溫共燒陶瓷（LTCC）、薄膜、矽片半導體和多層電路板技術等。目前，從加工精度、集成密度和可靠性等綜合考慮，LTCC具有穩定低損耗的介電常數、優良的導帶附著力及良好的機械強度與散熱等優點，並在多層電路設計時靈活多變，易於實現高密度集成與小型化封裝 。
小型毫米波寬頻頻率源
為滿足電子戰與雷達系統對小型化、高密度、寬頻帶和高頻率的頻率源日益增長的套用需求，研製一款基於LTCC單片混合集成技術的小型毫米波寬頻頻率源。採用單環鎖相結構產生基帶信號，並經倍頻、濾波和放大後得到所需寬頻高頻信號。然後，運用仿真分析技術對該微小尺寸頻率源的電磁兼容性進行評估最佳化。測試結果表明各頻點均能處於穩定的鎖定狀態，雜散信號抑制效果較好，達到了預期設計目標 。
電路方案
根據套用需求，頻率源要求不僅是頻率覆蓋範圍寬和體積尺寸小，同時必須低的雜散電平。為實現這些指標要求，在頻率源設計中必須綜合多種合成方式來實現。另外，在微小空間下，信號越多越密集，信號之間串擾越嚴重，雜散信號電平超標機率越大 。
頻率源主要由三部分組成：基帶部分，倍頻部分和濾波放大部分。基帶部分主要由兩塊核心的鑒相器（PD）晶片與寬頻VCO晶片構成，鑒相器將VCO輸出信號與外部100 MHz晶振參考信號進行比較，產生調諧電壓用於控制寬頻VCO工作在所需頻點，使其輸出步進12.5 MHz、頻率範圍為11～20 GHz的基帶信號。倍頻部分將基帶信號進行2倍頻，使信號搬移至22～40 GHz的毫米波頻段。頻率步進則相應變為要求的25 MHz。由於倍頻部分為非線性電路，將基帶信號倍頻的同時也會攜帶基帶信號，並產生大量諧波等雜散信號 。
濾波放大部分用於濾除或抑制基帶和諧波等雜散信號電平。由於是寬頻信號，需要對信號成分進行分析判斷，從而劃分濾波頻段和確定相應濾波器指標需求。濾波器頻段劃分要綜合考慮濾波器實現方式、信號布局和體積尺寸限制等各方面因素。頻段劃分越多，濾波器種類越多，所需占用面積尺寸越大。通過分析計算，最終採用兩段濾波方式22～30 GHz和30～40 GHz。在此兩個濾波頻段內，均可對各自基帶信號和諧波信號進行有效抑制，同時占用面積尺寸也最小 。
集成設計
由於頻率源的體積尺寸有限，工作頻率高，對集成密度、加工精度和電磁空間隔離等問題均提出很高要求。LTCC基板具有加工精度高、可任意層互連、能內埋器件、加工靈活、一致性好和損耗低等優點，適合於本頻率源高密度集成和高頻寬頻信號傳輸等需求。整個電路以LTCC基板為載體，共10層，厚度約為1 mm，表層為高頻信號傳輸層，其餘分別是參考地層、控制層和電源層。為保證高頻信號傳輸質量和便於晶片固定粘接，在基板表層局部開腔和槽，實現晶片下沉安裝，從而達到高密度集成和良好電性能。LTCC基板表面安裝微尺寸的禁止框，將整個電路基板按功能與信號頻率組成分割為不同區域，以提高區域之間信號隔離度。金屬殼體採用鋁質材料加工，用於氣密封裝和提供散熱，整個基板粘接安裝在金屬盒體底部 。
兩段濾波器為毫米波寬頻濾波器，對加工精度有很高要求，為進一步提高濾波器的圖形加工精度和縮小面積尺寸，濾波器採用平行耦合微帶結構在高介電常數（ε r=9.9）陶瓷基板上利用薄膜電鍍工藝加工實現。為提高濾波器帶外抑制能力，濾波器均採用高（7）階結構 。
頻率源的實現
頻率源中包含的本振數量取決於接收機的變頻次數 ,本系統中的寬頻接收機的工作頻率範圍為 L～ C 頻段, 頻率步進10 kHz , 採用三次變頻方案, 則頻率源的內部組成包括一本振寬頻頻綜 、二本振點頻源、三本振窄帶細步進頻綜,還包含了晶振參考鏈路 、遙測指示電路和二次電源。為了實現寬頻帶接收能力和頻率細步進掃描功能, 採用寬頻大步進頻綜和窄帶細步進頻綜相結合的設計方案 , 一本振寬頻頻綜採用大步進頻率, 降低設計難度 ,三本振窄帶頻綜實現細步進功能, 設計一本振的步進頻率為三本振的信號頻寬 ,通過一 、三本振的配合掃描實現接收機全頻段寬頻細步進跳頻功能 。
為滿足系統可靠性指標要求, 需要對頻率源進行備份設計 。為減少系統功耗 , 降低設備之間的干擾,採用冷備份方案, 主備電路分時交叉工作, 通過切換主備份設備電源的方式實現主備切換功能。備份方式為交叉備份和一一備份的組合方案, 頻率源內置溫補晶振採用交叉備份方式 ,各頻率源採用一一備份方式,即晶振與頻率源間有 4 種備份組合方式: 晶振(主)-頻率源( 主)、晶振( 主)-頻率源( 備)、晶振( 備)-頻率源( 主)、晶振( 備)-頻率源( 備),而頻率源與接收機有兩種備份方式: 頻率源( 主)-接收機( 主)、頻率源( 備)- -接收機( 備) 。
頻率源一本振工作於 X 頻段, 信號頻寬5 GHz ,頻率步進8 MHz 。方案採用了單環 PLL 和直接二倍頻結合的方式, 利用倍頻器有效降低信號輸出頻率 ,壓縮信號頻寬, 使得採用 PLL 單環電路能夠實現, 在滿足電性能指標的前提下最大限度地簡化了電路 ,降低了系統複雜度。二本振為 X 頻段點頻源, 採用單環 PLL 即可實現。一、二本振在具體電路設計上 ,由於受到能夠套用於空間環境的鑒相器的射頻工作頻率所限 ,在 PLL 環路反饋端使用了固定四分頻器 ,目的是降低進入鑒相器的反饋射頻信號的工作頻率。三本振為窄帶細步進頻率源 ,頻寬8 MHz , 頻率步進10 kHz 。若採用整數 PLL 實現, 為了實現細步進跳頻,鑒相頻率只能做到10 kHz ,則環路分頻比會非常大,造成相噪和雜散指標都不能滿足要求 ; 而如果採用小數 PLL 實現 ,雖然降低了分頻比,可以獲得比較良好的相噪指標, 但由於小數 PLL 自身的固有機理 ,在某些頻點上存在的近端尾數調製雜散無法滿足指標要求 。因此, 最終方案選擇採用 DDS 直接頻率合成方式 , 參考信號在 DDS 內部倍頻作為時鐘 ,DDS 直接輸出三本振頻率 ,經過窄帶濾波、放大後輸出 。
頻率源採用溫補晶振作為內部參考源 。與恆溫晶振相比,雖然溫補晶振在相位噪聲 、溫度穩定度和老化率等指標上處於劣勢 ,但是基於本項目的實際套用環境,系統更看重的是對功耗、尺寸和開機穩定時間的要求 ,而不是一味追求高性能指標 ,因此本項目的參考源選用溫補晶振更為適合。溫補晶振不僅給各頻率源提供輸入參考信號, 還作為時鐘信號提供給接收機監控模組使用 。
頻率源中的電源設計全部採用了二次穩壓處理 ,接收機電源模組提供給頻率源 +5 V 、+15 V和+24 V 3 組電源 ,在頻率源內部進行二次穩壓, 得到+3 . 3 V 、+4 . 7 V 、+12 V和 +22 V 4 組電源。二次穩壓電路不僅可以得到電壓穩定且相對純淨的直流電源 ,而且為整機一級電源和各模組二級電源之間提供了有效隔離 。二次電源的選擇, 在滿足能夠套用與空間環境的前提下 , 應重點考慮具有足夠的降額因子 、低壓差套用條件、低噪聲和高抑制比。遙測電路是航天電子設備中的一個重要組成部分 。頻率源內包含了 5 個主要的遙測點 , 即一、二、三本振正常 ,異常遙測指示電平 、參考信號正常, 以及異常遙測指示電平和模組內部溫度監測。一、二本振由鎖相環實現 ,遙測信號可以由 PLL 器件的鎖定指示信號得到: 該 PLL 器件的鎖定指示管腳在鎖定時呈現高阻態, 失鎖時呈現低阻態 ,通過外部上拉電平即可得到鎖定和失鎖狀態下的高低電平指示,再將此經過一個三極體驅動電路後, 提供給接收機監控模組作為遙測指示電平 。三極體驅動電路有兩個作用 ,一方面是提供了更大的驅動能力 ,另一方面實現了頻率源模組和監控模組間的電氣隔離 ,避免PLL 器件管腳直接對外輸出, 從而提高電路的安全性。三本振和參考信號的遙測指示電平, 是對信號耦合後採用二極體檢波電路產生的檢波電壓送入比較器 ,與基準電壓比較得到,當有信號時檢波電壓高於基準電壓, 得到遙測高電平輸出 , 反之則為低電平。頻率源內置模擬溫度感測器 ,採集設備內的溫度轉換為模擬電壓量 ,送給監控單元實時監測溫度 。
主要指標的分析
相位噪聲
數字鎖相環頻率合成器在鎖定狀態下可以認為是線性系統,套用線性疊加原理, 將各噪聲源反映到頻率綜合器輸出端的相位噪聲功率譜密度相加, 則可得到總的相位噪聲功率譜密度 。
雜散
頻率源的雜散主要來自兩部分 , PLL 的鑒相頻率泄漏和 DDS 的固有雜散。抑制 PLL 的鑒相頻率雜散的有效方法是壓縮PLL 環路濾波器的頻寬 , 使得鑒相頻率雜散落在環路帶外 ,利用 PLL 自身的低通特性濾除。但是, 如果一味降低環路頻寬, 會帶來近載頻相位噪聲的惡化以及跳頻時間的增大 , 因此環路頻寬的設計需要綜合各指標設計, 尋求一個最佳值。頻率源 1 的鑒相頻率為1 MHz , 為了滿足相位噪聲和跳頻時間的指標 ,環路頻寬設計在40 ～ 70 kHz , 但是對1 MHz鑒相頻率的抑制則不能滿足要求。因此, 在環路濾波器上增加了一 LC 陷波器電路, 設計其諧振頻率等於鑒相頻率1 MHz , 可以有效抑制鑒相頻率泄漏。但是陷波器的引入會減小 PLL 的相位裕量 , 可能造成環路的不穩定性增大, 需要精心設計電路參數, 在仿真時將陷波器加入環路濾波器中, 確保相位裕量大於 45°, 保證電路的穩定性 。
DDS器件的雜散主要產生於 3 個因素: 相位截斷誤差 、幅度量化誤差和 DAC 的非線性。在本方案中,為了儘量簡化電路, DDS 的時鐘信號是由 DDS內部的倍頻器產生 ,與採用外時鐘的方案相比, 此方案的 DDS 輸出信號遠端雜散分量豐富 , 抑制度差。之所以選擇此方案, 在於頻率源 3 的輸出信號頻率低、頻寬窄,通過合理規劃 DDS 時鐘倍頻次數和輸出頻率,能夠使雜散頻率成分落在信號帶外,採用窄帶帶通濾波器可有效抑制雜散。雖然此方案的雜散水平仍不如採用外時鐘的方案,但是利用 DDS 內部的時鐘倍頻器可以節省一個時鐘產生電路,大幅度降低系統複雜度,提高可靠性,實為本項目最佳方案 。
