電子稱儀表的抗干擾性
作為工業自動化核心部件的稱重儀表，不同於商用衡器，往往面臨更複雜的工況。對於拌和站電磁環境比較惡劣的情況下，一些大規模積體電路常常會受到干擾，導致不能正常工作或在錯誤狀態下運行，造成的後果往往是很嚴重的。因此對抗干擾性能的了解是稱量儀表選型的關鍵。
儀表電磁兼容性
儀表電磁兼容性(EMC)是一項重要指標，它包含系統的發射和敏感度兩方面的問題。如果一個單片機系統符條件合下面三個條件，則該系統是電磁兼容的：
1．對其他系統不產生干擾；
2．對其他系統的發射不敏感；
3．對系統本身不產生干擾；
假若干擾不能完全消除，但也要使干擾減少到最小。干擾的產生不是直接的（通過導體、公共阻抗耦合等），就是間接的（通過串擾或輻射耦合）。電磁干擾的產生是通過導體和通過輻射，很多磁電發射源、如光照、繼電器、DC電機和日光燈都可以引起干擾；AC電源線、互連電纜、金屬電纜和子系統的內部電路也都可能產生輻射或接收到不希望的信號。在高速單片機系統中，時鐘電路通常是寬頻噪聲的最大產生源，這些電路可產生高達300MHz的諧波失真，在系統中應該把他們去掉。另外，在單片機系統中最容易受影響的是復位線，中斷線和控制線。
干擾的耦合方式
（1）傳導性EMI一種最明顯而往往被忽略的能引起電路中噪聲的路徑是經過導體。一條穿過噪聲環境的導線可檢拾噪聲並把噪聲送到其他電路引起干擾。設計人員必須避免導線檢拾噪聲和在噪聲引起干擾前用去耦辦法去除噪聲。最普通的例子是噪聲通過電源進入電路。若電源本身或連線到電源的其他電路是干擾源，則在電源線進入電路之前必須對其去耦。（2）公共阻抗耦合當來自兩個不同電路的電流流經一個公共阻抗時就會產生共阻抗耦合。阻抗上的壓降由兩個電路決定，來自兩個電路的地電流流過共地阻抗。電路a的地電位被電流b調製，噪聲信號或DC補償經共地阻抗從電路b耦合到電路a。
（3）輻射耦合經輻射的耦合通稱串擾。串擾發生在電流流經導體時產生電磁場，而電磁場在鄰近的導體中感應瞬態電流。
（4）輻射發射輻射發射有兩種基本類型；差分模式(DM)和共模(CM)。共模輻射或單極天線輻射是由無意的壓降引起的，它使電路中所有地連線抬高到系統電地位之上。就電場大小而言，CM輻射是比DM輻射更為嚴重的問題。為使CM輻射最小，必須用切合實際的設計使共模電流降到零。
影響EMC的因素
（1）電壓。電源電壓越高，意味著電壓振幅越大，發射就更多，而低電源電壓影響敏感度。（2）頻率。高頻產生更多的發射，周期性信號產生更多的發射。在高頻單片機系統中，當器件開關時產生電流尖峰信號；在模擬系統中，當負載電流變化時產生電流尖峰信號。
（3）接地。在所有EMC問題中，主要問題是不適當的接地引起的。有三種信號接地方法：單點、多點和混合。在頻率低於1MHz時，可採用單點接地方法，但不適宜高頻；在高頻套用中，最好採用多點接地。混合接地是低頻用單點接地，而高頻用多點接地的方法。地線布局是關鍵，高頻數字電路和低電平模擬電路的接地電路絕不能混合。
（4）PCB設計。適當的印刷電路板（PCB）布線對防止EMI是至關重要的。
（5）電源去耦。當器件開關時，在電源線上會產生瞬態電流，必須衰減和濾掉這些瞬態電流。來自高di/dt源的瞬態電流導致地和線跡“發射”電壓，高di/dt產生大範圍的高頻電流，激勵部件和線纜輻射。流經導線的電流變化和電感會導致壓降，減小電感或電流隨時間的變化可使該壓降最小。
干擾措施的處理方法
電磁干擾源所產生的干擾信號在一些特定的情況下（比如在一些電磁環境比較惡劣的情況下）是無法完全消除的，最終將會進入CPU處理的的核心單元，這樣在一些大規模積體電路常常會受到干擾，導致不能正常工作或在錯誤狀態下工作。特別是像RAM這種利用雙穩態進行存儲的器件，往往會在強幹擾下發生翻轉，使原來存儲的“0”變為“1”，或者“1”變為“0”；一些串列傳輸的時序及數據會因干擾而發生改變；更嚴重的會破壞一些重要的數據參數等；造成的後果往往是很嚴重的。在這種情況下軟體設計的好壞直接影響到整個系統的抗干擾能力的高低。
⑴程式會因為電磁干擾大致會一下幾種情況：
①程式跑飛。這種情況是最常見的干擾結果，一般來說有一個好的復位系統或軟體幀測系統即可，對整個運行系統的不會產生太大的影響。
②死循環或不正常程式代碼運行。當然這種死循環和不正常程式代碼並非設計人員有意寫入的，我們知道程式的指令是由位元組組成的，有的是單位元組指令而有的是多位元組指令，當干擾產生後使得PC指針發生變化，從而使原來的程式代碼發生了重組產生了不可預測的可執行的程式代碼，那么，這種錯誤是致命的，它會有可能會去修改重要的數據參數，有可能產生不可預測的控制輸出等一系列錯誤狀態。
⑵對重要參數儲存的措施一般情況下，我們可以採用錯誤檢測與糾正來有效地減少或避免這種情況的出現。根據檢錯、糾錯的原理，主要思想是在數據寫入時，根據寫入的數據生成一定位數的校驗碼，與相應的數據一起保存起來；當讀出時，同時也將校驗碼讀出，進行判決。如果出現一位錯誤則自動糾正，將正確的數據送出，並同時將改正以後的數據回寫覆蓋原來錯誤的數據；如果出現兩位錯誤則產生中斷報告，通知CPU進行異常處理。所有這一切動作都是靠軟體設計自動完成的，具有實時性和自動完成的特點。通過這樣的設計，能大大提高系統的抗干擾能力，從而提高系統的可靠性。檢錯與糾錯原理：首先來看看檢錯和糾錯的基本原理。進行差錯控制的基本思想是在信息碼組中以一定規則加入不同方式的冗余碼，以便在信息讀出的時候依靠多餘的監督碼或校碼碼來發現或自動糾正錯誤。針對誤碼發生的特點，即錯誤發生的隨機性和小機率性，它幾乎總是隨機地影響某個位元組中的某一位（bit），因此，如果能夠設計自動糾正一位錯誤，而檢查兩位錯誤的編碼方式。就可以大大提高系統的可靠性。
（3）對RAM和FLASH(ROM)的檢測在編製程序時我們最好是寫入一些檢測程式來測試RAM和FLASH(ROM)的數據代碼，看有無發生錯誤，一旦發生要立即糾正，糾正不了的要及時給出錯誤指示，以便用戶去處理。另外，在編製程序時加入程式冗餘是不可缺少的。在一定的地方加入三條或三條以上NOP指令對程式的重組有著很有效防止作用。同時，在程式的運行狀態中要引入標誌數據和檢測狀態，從而及時發現和糾正錯誤產生。
