概述
閾值電壓相關的學術圖片如MOS管，當器件由耗盡向反型轉變時，要經歷一個 Si 表面電子濃度等於空穴濃度的狀態。此時器 件處於 臨界導通狀態，器件的柵電壓定義為 閾值電壓，它是MOSFET的重要參數之一 。MOS管的閾值電壓等於背柵（backgate）和源極（source）接在一起時形成溝道（channel）需要的柵極（gate）對source偏置電壓。如果柵極對源極偏置電壓小於閾值電壓，就沒有溝道（channel）。
影響因素
一個特定的電晶體的閾值電壓和很多因素有關，包括backgate的摻雜，電介質的厚度，柵極材質和電介質中的過剩電荷。
背柵的摻雜
閾值電壓背柵（backgate）的摻雜是決定閾值電壓的主要因素。如果背柵摻雜越重，它就越難反轉。要反轉就要更強的電場，閾值電壓就上升了。MOS管的背柵摻雜能通過在介電層表面下的稍微的implant來調整。這種implant被叫做閾值調整implant（或Vt調整implant）。考慮一下Vt調整implant對NMOS管的影響。如果implant是由受主組成的，那么矽表面就更難反轉，閾值電壓也升高了。如果implant是由施主組成的，那么矽表面更容易反轉，閾值電壓下降。如果注入的donors夠多，矽表面實際上就反向摻雜了。這樣，在零偏置下就有了一薄層N型矽來形成永久的溝道（channel）。隨著柵極偏置電壓的上升，溝道變得越來越強的反轉。隨著柵極偏置電壓的下降，溝道變的越來越弱，最後消失了。這種NMOS管的閾值電壓實際上是負的。這樣的電晶體稱為耗盡模式NMOS，或簡單的叫做耗盡型NMOS。相反，一個有正閾值電壓的的NMOS叫做增強模式NMOS，或增強型NMOS。絕大多數商業化生產的MOS管是增強型器件，但也有一些套用場合需要耗盡型器件。耗盡型PMOS也能被生產出來。這樣的器件的閾值電壓是正的。耗盡型的器件應該儘量的被明確的標識出來。不能靠閾值電壓的正負符號來判斷，因為通常許多工程師忽略閾值電壓的極性。因此，應該說“閾值電壓為0.7V的耗盡型PMOS”而不是閾值電壓為0.7V的PMOS。很多工程師會把後者解釋為閾值電壓為-0.7V的增強型PMOS而不是閾值電壓為+0.7V的耗盡型PMOS。明白無誤的指出是耗盡型器件可以省掉很多誤會的可能性。
電介質
電介質在決定閾值電壓方面也起了重要作用。厚電介質由於比較厚而削弱了電場。所以厚電介質使閾值電壓上升，而薄電介質使閾值電壓下降。理論上，電介質成分也會影響電場強度。而實際上，幾乎所有的MOS管都用純二氧化矽作為gate dielectric。這種物質可以以極純的純度和均勻性生長成非常薄的薄膜；其他物質跟它都不能相提並論。因此其他電介質物質只有很少的套用。（也有用高介電常數的物質比如氮化矽作為gate dielectric的器件。有些作者把所有的MOS類電晶體，包括非氧化物電介質，稱為insulated-gate field effect transistor（IGFET））
柵極的物質成分
閾值電壓柵極（gate）的物質成分對閾值電壓也有所影響。如上所述，當GATE和BACKGATE短接時，電場就施加在gate oxide上。這主要是因為GATE和BACKGATE物質之間的work function差值造成的。大多數實際套用的電晶體都用重摻雜的 多晶矽作為gate極。改變多晶矽的摻雜程度就能控制它的work function。
介電層與柵極界面上過剩的電荷
GATE OXIDE或氧化物和矽表面之間界面上過剩的電荷也可能影響閾值電壓。這些電荷中可能有離子化的雜質原子，捕獲的載流子，或結構缺陷。 電介質或它表面捕獲的電荷會影響電場並進一步影響閾值電壓。如果被捕獲的電子隨著時間，溫度或偏置電壓而變化，那么閾值電壓也會跟著變化。
