謝倫國-研究領域
高性能計算機、微處理器體系結構。
謝倫國-譯著
《並行計算機互連網路技術》，電子工業出版社，2004-4-1
謝倫國-論著
一種異構多核處理器的並行流存儲結構，《電子學報》2009年 第2期
一種基於目錄的軟體事務性記憶體實現算法，《計算機研究與發展》2008年 第9期
基於目錄的Cache一致性協定的可擴展性研究，《計算機工程與科學》2008年 第6期
EPIC微體系結構的存儲級並行執行模型的研究，《計算機學報》2007年第1期
基於硬體虛擬接口結構的系統域網路設計，《計算機學報》2006年第3期
一種基於人工神經元網路的條件分支預測算法，《華中科技大學學報：自然科學版》2005年 第z1期
共享存儲多處理機目錄組織技術研究，《計算機套用》2004年第9期
HVIA： 基於硬體的虛擬接口結構，《計算機工程與科學》2002年第3期
一種高效SMP Cache一致性協定及其實現技術的研究，《計算機工程與套用》2001年17期
一種硬體預取機構及其對系統影響的研究，《計算機工程與科學》2001年23卷6期-70-72頁
一種高效SMP Cache一致性協定及其實現技術的研究，《計算機工程與套用》2001年37卷17期-86-88頁
一個工作負載驅動並行結構模擬器的設計與實現，《計算機工程》1999年25卷12期-41-42頁
一種基於二叉樹的Cache一致性目錄方法，《計算機工程與科學》1998年20卷2期-13-17頁
存儲體周期時間分析，《計算機工程與科學》1996年18卷4期-60-65頁
NEC SX—3/SX—X超級計算機硬體技術和系統結構，《計算機工程與科學》1991年2期-48-54頁
謝倫國-專利
一種用於並行計算機系統的帶外診斷測試接口及測試方法，2008-05-21
目錄協定對多處理器結點內臟數據共享的支持方法，2005-09-07
