圖書目錄
第一篇 概 述
第1章 計算機系統概論 2
1.1 計算機系統簡介 2
1.1.1 計算機簡史 2
1.1.2 摩爾定律 4
1.1.3 計算機系統的分類 5
1.1.4 計算機系統 6
1.1.5 計算機的套用和發展趨勢 7
1.1.6 計算機體系結構、組成與實現 9
1.2 現代計算機的體系結構 10
1.2.1 馮?諾依曼計算機的特點 11
1.2.2 計算機的硬體組成 11
1.2.3 非馮?諾依曼計算機 12
1.3 計算機的層次結構 12
1.3.1 虛擬機的概念 13
1.3.2 虛擬機的層次結構 13
1.3.3 硬體和軟體的邏輯等價性 14
1.4 計算機的性能指標 14
1.4.1 機器字長 14
1.4.2 存儲容量 14
1.4.3 運算速度 15
1.5 本書結構 16
小結 17
習題 17
第二篇 計算機系統
第2章 系統匯流排 20
2.1 計算機系統互連結構 20
2.2 匯流排的基本概念 21
2.2.1 匯流排特性 22
2.2.2 匯流排性能指標 22
2.2.3 匯流排內部結構 23
2.2.4 匯流排標準 24
2.3 匯流排連線方式 26
2.3.1 單匯流排 26
2.3.2 雙匯流排 27
2.3.3 多匯流排 27
2.4 匯流排設計要素 29
2.4.1 匯流排仲裁 29
2.4.2 匯流排定時 31
2.4.3 匯流排數據傳輸模式 33
2.4.4 匯流排寬度 34
2.4.5 匯流排復用 34
2.5 PCI匯流排 35
2.5.1 多匯流排分級結構 35
2.5.2 匯流排內部結構 36
2.5.3 匯流排周期類型 38
2.5.4 匯流排周期操作 39
2.5.5 PCI的匯流排仲裁 40
小結 42
習題 43
第3章 存儲器 46
3.1 存儲器概述 46
3.1.1 存儲器特性 46
3.1.2 存儲器分類 47
3.1.3 存儲器的層次結構 49
3.2 半導體隨機存儲器 51
3.2.1 半導體存儲器的組織 51
3.2.2 SRAM 52
3.2.3 DRAM 53
3.2.4 DRAM的刷新 54
3.2.5 DRAM控制器 56
3.2.6 存儲器模組 57
3.3 半導體唯讀存儲器 59
3.4 存儲器與CPU連線 61
3.4.1 晶片的引腳 61
3.4.2 存儲容量的擴展 62
3.4.3 計算機中主存儲器的配置 64
3.4.4 提高訪存速度的措施 67
3.4.5 多模組交叉存儲器 68
3.5 高速緩衝存儲器 70
3.5.1 基本原理 70
3.5.2 Cache的設計要素 72
3.5.3 Cache系統實例 80
3.6 虛擬存儲器 81
3.6.1 虛擬存儲器的基本概念 81
3.6.2 頁式虛擬存儲器 83
3.6.3 段式虛擬存儲器 84
3.6.4 段頁式虛擬存儲器 85
3.6.5 替換算法 87
小結 87
習題 88
第4章 外圍設備 91
4.1 概述 91
4.1.1 外圍設備的一般功能與組成 91
4.1.2 外圍設備的分類 92
4.1.3 調用I/O設備的層次 93
4.2 鍵盤 94
4.2.1 硬體掃描鍵盤 94
4.2.2 軟體掃描鍵盤 95
4.3 顯示設備 96
4.3.1 顯示方式與常見顯示規格 97
4.3.2 光柵掃描成像原理 99
4.3.3 螢幕顯示與顯示快取間的對應關係 102
4.4 列印設備 106
4.4.1 列印設備的分類 106
4.4.2 點陣針式印表機 107
4.4.3 雷射印表機 108
4.4.4 噴墨印表機 109
4.4.5 幾種印表機的比較 109
4.5 磁碟存儲器 109
4.5.1 磁表面存儲器原理 110
4.5.2 磁碟的物理組織 112
4.5.3 磁碟的數據組織和定址 113
4.5.4 磁碟技術指標 114
4.6 其他外部存儲器 117
4.6.1 RAID（磁碟冗餘陣列） 117
4.6.2 光存儲器 122
4.6.3 磁帶 124
4.7 外部接口SCSI 125
4.7.1 接口的類型 125
4.7.2 點對點和多點配置 125
4.7.3 小型計算機系統接口（SCSI） 126
小結 129
習題 130
第5章 輸入/輸出系統 133
5.1 輸入/輸出系統概述 133
5.1.1 輸入/輸出接口 133
5.1.2 接口的功能、基本組成和類型 134
5.1.3 外設的識別與連線埠定址 136
5.1.4 輸入/輸出信息傳輸控制方式 137
5.2 程式查詢方式及其接口 138
5.2.1 程式查詢方式 138
5.2.2 程式查詢方式接口 139
5.3 程式中斷方式及其接口 142
5.3.1 中斷的基本概念 142
5.3.2 中斷請求和中斷判優 143
5.3.3 中斷回響和中斷處理 145
5.3.4 多重中斷與中斷禁止 148
5.3.5 中斷全過程 149
5.3.6 程式中斷接口結構 149
5.3.7 中斷控制器 150
5.4 DMA方式及其接口 152
5.4.1 DMA方式的基本概念 152
5.4.2 DMA接口 154
5.4.3 DMA傳輸方法與傳輸過程 156
5.4.4 DMA控制器與外設的接口 159
5.5 通道方式及其接口 160
5.5.1 通道的基本概念 160
5.5.2 通道的類型 161
5.5.3 通道工作過程 163
小結 164
習題 164
第三篇 中央處理器
第6章 信息的表示 169
6.1 概述 169
6.1.1 位置編碼系統 169
6.1.2 數值在計算機中的表示 170
6.2 定點數的表示 170
6.2.1 原碼錶示法 171
6.2.2 補碼錶示法 172
6.3 浮點數的表示 173
6.3.1 原理 173
6.3.2 二進制浮點表示的IEEE標準 175
6.4 文字信息的表示 176
6.4.1 字元與字元串的表示 176
6.4.2 漢字的表示 177
6.5 其他信息的表示 178
6.5.1 語音的計算機表示 178
6.5.2 點陣圖圖像的計算機表示 178
6.5.3 圖形的計算機表示 179
6.6 校驗碼 179
6.6.1 奇偶校驗碼 180
6.6.2 循環冗餘碼 181
6.6.3 海明碼 183
小結 185
習題 185
第7章 運算方法和運算器 187
7.1 定點加減法運算 187
7.1.1 補碼加法 187
7.1.2 補碼減法 188
7.1.3 溢出 188
7.1.4 基本的加/減法器 189
7.2 定點乘法運算 190
7.2.1 原碼乘法 190
7.2.2 補碼一位乘 192
7.2.3 快速乘法 193
7.3 定點除法運算 195
7.3.1 恢復餘數除法 195
7.3.2 不恢復餘數除法 196
7.3.3 補碼不恢復餘數除法 198
7.3.4 快速除法 201
7.4 邏輯運算 202
7.4.1 基本邏輯運算 202
7.4.2 複合邏輯運算 202
7.5 算術/邏輯單元（ALU） 203
7.5.1 ALU的組成 203
7.5.2 先行進位的實現 204
7.6 定點運算器的組成 205
7.6.1 內部匯流排 206
7.6.2 帶有累加器的簡單運算器 208
7.6.3 單匯流排移位乘除運算器 209
7.6.4 三匯流排陣列乘除運算器 210
7.7 浮點運算和浮點運算器 211
7.7.1 浮點加/減法 211
7.7.2 浮點乘/除法 213
7.7.3 捨入處理 214
7.7.4 浮點運算器 215
小結 217
習題 218
第8章 指令系統 220
8.1 指令系統的發展與性能要求 220
8.1.1 指令系統的發展 220
8.1.2 指令系統的性能要求 221
8.1.3 低級語言與硬體結構的關係 221
8.2 機器指令的設計要素 222
8.2.1 機器指令格式 222
8.2.2 操作碼設計 223
8.2.3 地址碼設計 224
8.2.4 指令集設計 227
8.2.5 指令字長 229
8.3 指令和運算元的定址方式 230
8.3.1 指令的定址方式 230
8.3.2 運算元定址方式 231
8.4 RISC技術 239
8.4.1 RISC的產生和發展 240
8.4.2 RISC的主要特徵 241
8.4.3 RISC和CISC的比較 244
小結 245
習題 246
第9章 CPU的結構與功能 249
9.1 CPU的組織 249
9.1.1 CPU的功能 249
9.1.2 CPU的基本組成 250
9.2 暫存器組織 250
9.2.1 用戶可見暫存器 251
9.2.2 控制和狀態暫存器 251
9.2.3 操作控制器和時序控制器 253
9.3 控制器組織 253
9.3.1 控制器的基本組成 253
9.3.2 指令執行的基本過程 254
9.3.3 控制器的時序系統 254
9.3.4 控制器的基本控制方式 257
9.4 時序產生器組織 258
9.4.1 組合邏輯控制器的時序產生器 258
9.4.2 微程式控制器的時序產生器 259
9.5 指令流水 260
9.5.1 流水線策略 260
9.5.2 流水線分類 262
9.5.3 流水線的主要問題 262
9.6 RISC的硬體結構 264
9.7 Pentium處理器 264
9.7.1 Pentium的結構框圖 265
9.7.2 暫存器組織 265
小結 266
習題 266
第四篇 控 制 器
第10章 控制器的功能與設計 270
10.1 控制器的功能 270
10.1.1 微操作 270
10.1.2 指令周期分析 271
10.1.3 功能需求 273
10.1.4 控制信號 274
10.1.5 控制信號舉例 275
10.2 模型機的設計 278
10.2.1 指令系統和定址方式 279
10.2.2 CPU及模型機硬體系統 283
10.2.3 模型機時序系統與控制方式 286
10.2.4 模型機指令微流程 287
10.3 硬布線控制器 298
10.3.1 基本原理 299
10.3.2 模型機的硬布線控制器設計 300
10.4 微程式控制器原理 301
10.4.1 基本思想和基本概念 301
10.4.2 微程式控制器組成 301
10.4.3 微指令編碼 303
10.4.4 微地址形成 305
10.4.5 微指令格式 306
10.4.6 動態微程式設計和毫微程式設計 307
10.4.7 微程式的時序控制 307
10.5 模型機微程式控制器設計 310
10.5.1 微指令格式設計 310
10.5.2 模型機微程式設計 313
小結 319
習題 320
附錄A 數字邏輯 324
參考文獻 332
