內容簡介
《現代數字邏輯電路》圖書封面全書共11章，主要內容有：數制與編碼、邏輯代數、門電路、組合邏輯電路、觸發器、時序邏輯電路、脈衝單元電路、數模和模數轉換、程式邏輯電路、可程式邏輯器件和VHDL，各章後附有習題。
本書可作為高等學校工科電子類、通信信息類、自動化類專業的技術基礎課教材，也可供專科學校選用。未經許可，不得以任何方式複製或抄襲本書之部分或全部內容。
圖書目錄
第1章 數制與編碼
1．1 概述
1．1．1 模擬電子技術和數字電子技術
1．1．2 脈衝信號和數位訊號
1．1．3 數字電路的特點
1．2 數制及其轉換
1．2．1 數制
1．2．2 數制之間的轉換
1．3 編碼
1．3．1 二十進制編碼
1．3．2 字元編碼
本章小結
思考題和習題
第2章 邏輯代數基礎
2．l 邏輯代數基本概念
2．1．1 邏輯常量和邏輯變數
2．1．2 基本邏輯和複合邏輯
2．1．3 邏輯函式的表示方法
2. 1．4 邏輯函式的相等
2．2 邏輯代數的運算法則
.2．2. 1 邏輯代數的基本公式
2．2．2 邏輯代數的基本定理
2. 2．3 邏輯代數的常用公式
2．2. 4 異或運算公式
2．3 邏輯函式的表達式
2．3．1 邏輯函式常用表達式
2．3．2 邏輯函式的標準表達式
2. 4 邏輯函式的公式簡化法
2．4. 1 邏輯函式簡化的意義
2．4. 2 邏輯函式的公式簡化法
2．5 邏輯函式的卡諾圖簡化法
2．5．1 卡諾圖的概念
2．5．2 卡諾圖簡化法
2．5．3 具有約束的卡諾圖的化簡
2．5．4 多變數卡諾圖的化簡
本章小結
思考題和習題
第3章 門電路
3．1 概述
3．2 晶體一二極體和三極體的開關特性
3．2．1 晶體二極體的開關特性
3．2. 2 晶體三極體的開關特性
3．3 分立元件門
3．3．1 二極體與門
3．3．2 二極體或門
3．3．3 三極體非門
3．3．4 複合邏輯門
3．3．5 正邏輯和負邏輯
3．4 ttl集成門
3．4．1 ttl集成與非門
3．4. 2 ttl與非門的外部特性
3．4．3 ttl與非門的主要參數
3．4．4 ttl與非門的改進電路
3．4. 5 ttl其他類型的積體電路
3．4．6 ttl積體電路多餘輸入端的處理
3．5 其他類型的雙極型積體電路
3．5．1ECL電路
3．5．2I2L電路
3．6 mos集成門
3．6．1 mos管
3．6．2 mos反相器
3．6．3 mos門
3．6．4 cmos門的外部特性
本章小結
思考題和習題
第4章 組合邏輯電路
4. 1 概述
4．1．1 組合邏輯電路的結構和特點
4．1．2 組合邏輯電路的分析方法
4. 1．3 組合邏輯電路的設計方法
4．2 若干常用的組合邏輯電路
4．2．1 算術運算電路
4. 2．2 編碼器
4. 2．3 解碼器
4. 2．4 數據選擇器
4. 2．5數值比較器
4. 2. 6奇偶校驗器
4. 3 採用中規模集成部件實現組合邏輯電路
4．3．1 用解碼器實現組合邏輯電路
4. 3．2 用數據選擇器實現組合邏輯電路
4. 4 組合邏輯電路的競爭一冒險現象
4．4. 1 競爭-冒險現象及其成因
4．4. 2 競爭-冒險的判斷方法
4. 4．3 消除競爭-冒險現象的方法
本章小結
思考題和習題
第5章 觸發器
5．1 概述
5．2 基本rs觸發器
5．2. 1 由與非門構成的基本rs觸發器
5．2. 2 由或非門構成的基本rs觸發器
5．3 鍾控觸發器
5．3．1 鍾控rs觸發器
5．3．2 鍾控d型觸發器
5．3．3 鍾控jk觸發器
5．3．4 鍾控t型觸發器
5．3．5 鍾控t觸發器
5．4 集成觸發器
5．4. 1 主從結構jk觸發器
5．4. 2 邊沿jk觸發器
5．4．3 維持-阻塞結構集成觸發器
5．5 觸發器之間的轉換
5．5．1 用jk觸發器實現其他類型觸發器
5．5．2 用d觸發器實現其他類型觸發器
本章小結
思考題和習題
第6章 時序邏輯電路
6．1 概述
6．1．1 時序邏輯電路的結構和特點
6．1．2 時序邏輯電路功能的描述方法
6．1. 3 時序邏輯電路的分析方法
6．1．4同步時序邏輯電路和異步時序邏輯電路
6．2 暫存器和移位暫存器
6．2．1 暫存器
6．2．2 移位暫存器
6．2．3 集成移位暫存器
6．3 計數器
6．3．1同步計數器的分析
6．3．2 異步計數器的分析
6．3．3 集成計數器
6．4 時序邏輯電路的設計
6．4. 1 同步計數器的設計
6．4. 2 異步計數器的設計
6．4. 3 移存型計數器的設計
6．4．4 一般同步時序邏輯電路的設計
本章小結
思考題和習題
第7章 脈衝單元電路
7. 1 概述
7．1．1 脈衝電路的分類、結構和波形參數
7．1．2 脈衝波形參數的分析方法
7．l．3 555定時器
7．2 施密特觸發器
7．2. 1 用555定時器構成施密特觸發器
7．2. 2 集成施密特觸發器
7．3 單穩態觸發器
7．3．1 用555定時器構成單穩態觸發器
7．3．2 集成單穩態觸發器
7．4 多諧振盪器
7．4. 1 用555定時器構成多諧振盪器
7．4. 2 用門電路構成多諧振盪器
7．4．3 石英晶體振盪器
7．4．4 用施密特電路構成多諧振盪器
本章小結
思考題和習題
第8章 數模和模數轉換
8．1 概述
8．2 數模（d/a）轉換
8．2. 1 d/a轉換器的結構
8．2．2 d/a轉換器的主要技術指標
8．3 模數（a/d）轉換
8．3．1 a/d轉換器的基本原理
8．3．2 a/d轉換器的類型
8．3．3 a/d轉換器的主要技術指標
本章小結
思考題和習題
第9章 程式邏輯電路
9．1 概述
9．1．1 程式邏輯電路的結構及特點
9．1．2 半導體存儲器的結構
9．1．3 半導體存儲器的分類
9. 2 隨機存儲器
9．2．1 靜態隨機存儲器（sram）
9．2．2 動態隨機存儲器（dram）
9．2. 3 隨機存儲器的典型晶片
9．2. 4 隨機存儲器的擴展
9．3 唯讀存儲器
9．3．1 固定rom
9．3．2可程式唯讀存儲器
9．3．3 可擦除可程式唯讀存儲器
9．3．4 rom的套用
9．4 可程式邏輯陣列pla
9．5 程式邏輯電路的套用
本章小結
思考題和習題
第10章 可程式邏輯器件
10．1 可程式邏輯器件的基本原理
10．1．1 可程式邏輯器件的分類
10．1．2 陣列型可程式邏輯器件
10．1．3 現場可程式門陣列fpga
10. 2 可程式邏輯器件的設計
10．2．1 概述
10．2．2 可程式邏輯器件的設計流程
10．2．3 在系統可程式技術
10．2．4 邊界掃描技術
本章小結
思考題和習題
第11章 vhdl
11．1 概述
11．2 vhdl入門
11．2．1 vhdl設計實體基本結構
11．2. 2 基本邏輯器件的 vhdl描述
11．3 vhdl語言要素
11．3．1 vhdl文字規則
11．3．2 vhdl數據對象
11．3．3 vhdl數據類型
11．3．4 vhdl的預定義數據類型
11．3．5 ieee預定義的標準邏輯位和矢量
11．3．6 用戶自定義數據類型方式
11．3．7 vhdl操作符
11．3．8 vhdl的屬性
11．4 vhdl的基本描述語句
11．4．1 順序語句
11．4．2 並行語句
11．5 vhdl設計平台
11．5．1 編輯 vhdl源程式
11．5．2 生成設計元件符號
11．5．3 產生頂層設計檔案
11．5．4 編譯頂層設計檔案
11．5．5 仿真頂層設計檔案
11．5．6 下載頂層設計檔案
本章小結
思考題和習題
附錄 國產半導體積體電路型號命名法
